公开(公告)号：CN102592659A

公开(公告)日：2012-07-18

申请号：CN201210035887.9

申请日：2012-02-17

Applicant: 安徽大学

Inventor： 柏娜 ,  吴秀龙 ,  谭守标 ,  李正平 ,  孟坚 ,  陈军宁 ,  徐超 ,  代月花 ,  仇名强

IPC: G11C11/40

Abstract: 一种高密度、高鲁棒性的亚阈值存储电路，包括四个PMOS管P0~P3，六个NMOS管N0~N5，其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器，第一、二反相器与NMOS管N4管组成交叉耦合的反相器链，第一反相器的输入连接第二反相器的输出，第二反相器的输入连接NMOS管N4的漏端，N4的源端连接第一反相器的输出，第一反相器的输出连接第三反相器的输入，第三个反相器的输出连接NMOS管N5的源端，N5的漏端连接读位线RBL，第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端，而传输门的输入端接写位线WBL，PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。

公开(公告)号：CN102592659B

公开(公告)日：2014-08-27

申请号：CN201210035887.9

申请日：2012-02-17

Applicant: 安徽大学

Inventor： 柏娜 ,  吴秀龙 ,  谭守标 ,  李正平 ,  孟坚 ,  陈军宁 ,  徐超 ,  代月花 ,  仇名强

IPC: G11C11/40

Abstract: 一种高密度、高鲁棒性的亚阈值存储电路，包括四个PMOS管P0～P3，六个NMOS管N0～N5，其中PMOS管P0与NMOS管N0，PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器，第一、二反相器与NMOS管N4管组成交叉耦合的反相器链，第一反相器的输入连接第二反相器的输出，第二反相器的输入连接NMOS管N4的漏端，N4的源端连接第一反相器的输出，第一反相器的输出连接第三反相器的输入，第三个反相器的输出连接NMOS管N5的源端，N5的漏端连接读位线RBL，第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端，而传输门的输入端接写位线WBL，PMOS管P0～P3、NMOS管N3～N5管衬底与栅连接。

公开(公告)号：CN202549309U

公开(公告)日：2012-11-21

申请号：CN201220051620.4

申请日：2012-02-17

Applicant: 安徽大学

Inventor： 柏娜 ,  吴秀龙 ,  谭守标 ,  李正平 ,  孟坚 ,  陈军宁 ,  徐超 ,  代月花 ,  仇名强

IPC: G11C11/40

Abstract: 一种高密度、高鲁棒性的亚阈值存储电路，包括四个PMOS管P0~P3，六个NMOS管N0~N5，其中PMOS管P0与NMOS管N0,PMOS管P1与NMOS管N1以及PMOS管P2与NMOS管N2分别组成第一、二、三共三个反相器，第一、二反相器与NMOS管N4管组成交叉耦合的反相器链，第一反相器的输入连接第二反相器的输出，第二反相器的输入连接NMOS管N4的漏端，N4的源端连接第一反相器的输出，第一反相器的输出连接第三反相器的输入，第三个反相器的输出连接NMOS管N5的源端，N5的漏端连接读位线RBL，第二个反相器的输入连接到PMOS管P3、NMOS管N3组成的传输门的输出端，而传输门的输入端接写位线WBL，PMOS管P0~P3、NMOS管N3~N5管衬底与栅连接。