微处理器及其执行指令的方法

    公开(公告)号:CN101930354A

    公开(公告)日:2010-12-29

    申请号:CN201010239873.X

    申请日:2010-07-26

    Abstract: 一种微处理器,用以执行一指令,此指令指定具有预设尺寸的浮点输入操作数且指示微处理器使用舍入模式来将浮点输入操作数舍入至整数数值且将整数数值返回为具有预设尺寸的一浮点结果。微处理器包括一指令转译器,用以将指令转译为第一微指令与第二微指令。微处理器也包括执行单元,用以执行第一微指令与第二微指令。第一微指令接收浮点输入操作数以作为输入操作数且自浮点输入操作数来产生中间结果。第二微指令接收第一微指令的中间结果来作为输入操作数且自中间结果来产生指令的浮点结果。中间结果具有与浮点输入操作数相同的预设尺寸。本发明还公开了一种执行指令的方法。

    最佳化微处理器执行x87浮点加法指令的装置及方法

    公开(公告)号:CN101377733B

    公开(公告)日:2010-10-06

    申请号:CN200810169455.0

    申请日:2008-10-22

    Abstract: 本发明提供了一种最佳化微处理器执行x87浮点加法指令的装置及方法,其中该微处理器具有精度控制场、指令调度器及浮点单元。该浮点单元从该指令调度器接收浮点加法指令,从其加数中产生总和。该浮点单元判断是否有任何条件存在于该等加数上,该等条件关于该精度控制场的精度及该等加数对舍入运算的贡献。若无条件存在,该浮点单元依舍入运算判断做舍入运算判断。若任何条件存在,该浮点单元将该总和及由该等加数所导出的舍入信息予以储存,并通知该指令调度器重新调度该指令。于重新调度指令时,该浮点单元依该储存的舍入信息及该精度控制场做舍入运算判断,并依舍入运算判断选择性地舍入运算该总和。

    微处理器及其执行指令的方法

    公开(公告)号:CN101930354B

    公开(公告)日:2014-03-12

    申请号:CN201010239873.X

    申请日:2010-07-26

    Abstract: 一种微处理器,用以执行一指令,此指令指定具有预设尺寸的浮点输入操作数且指示微处理器使用舍入模式来将浮点输入操作数舍入至整数数值且将整数数值返回为具有预设尺寸的一浮点结果。微处理器包括一指令转译器,用以将指令转译为第一微指令与第二微指令。微处理器也包括执行单元,用以执行第一微指令与第二微指令。第一微指令接收浮点输入操作数以作为输入操作数且自浮点输入操作数来产生中间结果。第二微指令接收第一微指令的中间结果来作为输入操作数且自中间结果来产生指令的浮点结果。中间结果具有与浮点输入操作数相同的预设尺寸。

    最佳化微处理器执行x87浮点加法指令的装置及方法

    公开(公告)号:CN101377733A

    公开(公告)日:2009-03-04

    申请号:CN200810169455.0

    申请日:2008-10-22

    Abstract: 本发明提供了一种最佳化微处理器执行x87浮点加法指令的装置及方法,其中该微处理器具有精度控制场、指令调度器及浮点单元。该浮点单元从该指令调度器接收浮点加法指令,从其加数中产生总和。该浮点单元判断是否有任何条件存在于该等加数上,该等条件关于该精度控制场的精度及该等加数对舍入运算的贡献。若无条件存在,该浮点单元依舍入运算判断做舍入运算判断。若任何条件存在,该浮点单元将该总和及由该等加数所导出的舍入信息予以储存,并通知该指令调度器重新调度该指令。于重新调度指令时,该浮点单元依该储存的舍入信息及该精度控制场做舍入运算判断,并依舍入运算判断选择性地舍入运算该总和。

Patent Agency Ranking