-
公开(公告)号：CN101877120B
公开(公告)日：2013-07-24
申请号：CN200910222132.8
申请日：2009-11-06
Applicant: 威盛电子股份有限公司
CPC classification number: G06F9/461 , G06F9/30087 , G06F9/3851 , G06F9/3885
Abstract: 一种支持多个绘图处理器的互动的系统，包括一上下文状态缓存器、一上下文切换配置缓存器、一上下文状态管理逻辑单元与一内存存取单元。该上下文状态缓存器发送有关至少一上下文之一状态的数据。该上下文切换配置缓存器发送有关至少一上下文之至少一事件的多个指令。该上下文状态管理逻辑单元接收有关至少一上下文之一状态之该数据与自该上下文切换配置缓存器接收该等指令，并且根据该等指令执行一动作。该内存存取单元，其用以发送一监控事件至该上下文状态管理逻辑单元与自该上下文状态管理逻辑单元接收控制数据。
-
公开(公告)号：CN101221664B
公开(公告)日：2011-07-06
申请号：CN200810007175.X
申请日：2008-02-02
Applicant: 威盛电子股份有限公司
CPC classification number: G06T15/005
Abstract: 本发明提供一种图形处理单元及图形处理方法、处理器，绘图管线的一处理器可将一绘图图元输入流转换成一预定绘图图元输出流，该处理器辨识接收到的该绘图图元输入流内的一预定序列图样，并判断该辨识序列图样是否可转换成该多个绘图图元输出流之一，如果可以，处理器找出该辨识序列图样内的多个顶点，并将该顶点重排成一预定输出图样，之后，处理器输出该预定输出图样给一个或多个图形处理元件。本发明所述的图形处理单元及图形处理方法、处理器，可在降低图形处理单元管线的制造成本的同时又保有原来的处理效率。
-
公开(公告)号：CN101877120A
公开(公告)日：2010-11-03
申请号：CN200910222132.8
申请日：2009-11-06
Applicant: 威盛电子股份有限公司
CPC classification number: G06F9/461 , G06F9/30087 , G06F9/3851 , G06F9/3885
Abstract: 一种支持多个绘图处理器的互动的系统，包括一上下文状态缓存器、一上下文切换配置缓存器、一上下文状态管理逻辑单元与一内存存取单元。该上下文状态缓存器发送有关至少一上下文之一状态的数据。该上下文切换配置缓存器发送有关至少一上下文之至少一事件的多个指令。该上下文状态管理逻辑单元接收有关至少一上下文之一状态之该数据与自该上下文切换配置缓存器接收该等指令，并且根据该等指令执行一动作。该内存存取单元，其用以发送一监控事件至该上下文状态管理逻辑单元与自该上下文状态管理逻辑单元接收控制数据。
-
公开(公告)号：CN101068363A
公开(公告)日：2007-11-07
申请号：CN200710109969.2
申请日：2007-06-11
Applicant: 威盛电子股份有限公司
Abstract: 减少传送图形数据的外部频宽需求的多种实施例包含其中。一个实施例包含一种减少传送图形数据的外部频宽需求的系统，上述系统包括预测误差计算器用以产生像素图块的z轴数据的预测误差矩阵，位长度计算器用以计算储存所需的位数，数据编码器用以将上述预测误差矩阵编码成压缩区块，以及封包器用以在单一运算中移动上述压缩区块至外部存储器位置。
-
公开(公告)号：CN1991905B
公开(公告)日：2010-05-12
申请号：CN200610137498.1
申请日：2006-10-26
Applicant: 威盛电子股份有限公司
IPC: G06T1/20
CPC classification number: G06F9/542 , G06F9/3879 , G06F9/485 , G06F9/526 , G06T1/20
Abstract: 一种图形处理单元流水线，通过传送来自第一模块的围篱指令至寻址同步寄存器对而执行同步。围篱指令相关数据可被储存在寻址寄存器对的围篱寄存器。第二模块传送等待指令相关数据至寻址寄存器对。等待指令相关数据可与围篱寄存器的数据相比较。当围篱寄存器数据大于或是等于等待指令相关数据时，第二模块被认可以传送等待指令并释放第二模块以处理其它图形运算。当围篱寄存器数据小于等待指令相关数据时，中断第二模块直到后来接收的围篱指令的数据大于或是等于等待指令相关数据，而等待指令相关数据可被写入与寻址寄存器对有关的等待寄存器。
-
Patent Agency Ranking
公开(公告)号：CN101221664A
公开(公告)日：2008-07-16
申请号：CN200810007175.X
申请日：2008-02-02
Applicant: 威盛电子股份有限公司
CPC classification number: G06T15/005
Abstract: 本发明提供一种图形处理单元及图形处理方法、处理器，绘图管线的一处理器可将一绘图图元输入流转换成一预定绘图图元输出流，该处理器辨识接收到的该绘图图元输入流内的一预定序列图样，并判断该辨识序列图样是否可转换成该多个绘图图元输出流之一，如果可以，处理器找出该辨识序列图样内的多个顶点，并将该顶点重排成一预定输出图样，之后，处理器输出该预定输出图样给一个或多个图形处理元件。本发明所述的图形处理单元及图形处理方法、处理器，可在降低图形处理单元管线的制造成本的同时又保有原来的处理效率。
-
公开(公告)号：CN1983326A
公开(公告)日：2007-06-20
申请号：CN200610136593.X
申请日：2006-10-26
Applicant: 威盛电子股份有限公司
IPC: G06T1/20
CPC classification number: G06F9/542 , G06F9/3879 , G06F9/485 , G06F9/526 , G06T1/20
Abstract: 一种于一应用程序及一绘图管线组件间的高阶同步方法，于此方法中，一特定组件接收中央处理单元输出的输入流内的应用程序指令，特定组件可为命令流处理器，命令流处理器的第一部分耦接至绘图管线内的次一组件，而第二部分则耦接至绘图管线内的多个组件，从该第一部分传送与应用程序指令相关的命令至绘图管线内的次一组件或其它与其耦接的组件，在接收及执行该命令之后，藉由反馈路径将应答讯息传送至命令流处理器的第二部分，命令流处理器能接收及执行的应用程序指令有检查表面错误指令、陷阱中断指令、等候指令、信号指令、暂停指令、浏览指令、触发指令等。
-
公开(公告)号：CN1301485C
公开(公告)日：2007-02-21
申请号：CN200410087937.3
申请日：2004-10-27
Applicant: 威盛电子股份有限公司
IPC: G06T1/00
CPC classification number: G06T9/00
Abstract: 本发明涉及一种将位样型或比特流中数据压缩的装置，特别是一种绘图系统，包含一装置用以产生一屏蔽来辨识复数个位中未被一随后的计算所影响的位，上述的绘图系统更包含一对应至该屏蔽的压缩装置，用以产生一压缩比特流，使得未被该计算所影响的所述的位未包含于该压缩比特流之中。本发明还提供另一种绘图系统，包含一装置用以产生一屏蔽来辨识比特流中复数个位置在一压缩运算期间未被移除的位置。上述的绘图系统更包含一对应至该屏蔽的装置，用以产生一压缩比特流，使得未被移除的所述的位置通过一适当的量值变化挪移相继位置的内容来加以移除，如此得以覆盖那些应被移除(或前次被挪移)的位置的内容。
-
公开(公告)号：CN1501324A
公开(公告)日：2004-06-02
申请号：CN200310101803.8
申请日：2003-10-17
Applicant: 威盛电子股份有限公司
CPC classification number: G06F17/175 , G06T15/20
Abstract: 一种用以获取一位于匀相空间中像素的属性资料的方法及其装置。本方法首先获取一三角形的顶点，随后每一顶点的世界空间坐标与属性资料被转换成为位于观看空间中的观看空间坐标与属性资料。接着，对于每一顶点，根据上述的观看空间坐标以计算一组匀相系数，并投影每一顶点的观看空间坐标至屏幕空间坐标。之后，根据上述屏幕空间坐标以决定位于屏幕空间中受上述的三角形所影响的像素。对于每一上述受三角形所影响的像素，则根据上述匀相系数以计算得到一组位于匀相空间中的质心系数，并根据该匀相质心系数以及上述的三角形位于观看空间中的属性数据以得到该像素位于匀相空间中的属性数据。
-
公开(公告)号：CN101719262A
公开(公告)日：2010-06-02
申请号：CN200910222131.3
申请日：2009-11-06
Applicant: 威盛电子股份有限公司
IPC: G06T1/00
CPC classification number: G06T1/20 , G06F9/30072 , G06F9/30094 , G06F9/3867 , G06F9/3877 , G06F9/3885 , G06F9/3897 , G06F13/14 , G06F15/7867
Abstract: 本发明包括用以处理元命令的系统和方法的实施例。在至少一实施例中，绘图处理单元(GPU)包括一元处理器，用以处理至少一内文暂存器。元处理器包括内文管理逻辑单元和耦接至元处理器的元处理器控制暂存器方块，元处理器控制暂存器方块用以接收元处理器架构数据，元处理器控制暂存器方块更用以定义元命令执行逻辑单元的行为。某些实施例包括总线接口单元，用以提供系统处理器至元处理器的存取。GPU命令串流处理器用以撷取目前的内文命令串流，并传送命令至GPU管线和元处理器进行执行。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.053 seconds)
