-
公开(公告)号：CN1091556C
公开(公告)日：2002-09-25
申请号：CN96190032.6
申请日：1996-01-16
Applicant: 夸尔柯姆股份有限公司
IPC: H04B7/26
CPC classification number: H04B7/2628 , H04W88/08
Abstract: 本发明提供一种用于扩频通信系统的集成调制解调器(110)。调制解调器包括解扩展接收到的多径信号的解调器前端(122)。按时间片进行操作的单片变换处理机(120)解调各个解扩展多径信号。变换处理机(120)的输出提供给最大值检测电路(160)和流水线处理器(126)。同样按时间片操作的流水线处理器(126)合并和进一步处理解调的多径信号，以提供软判决信号给去交错器/译码器(130)进行去交错和纠错译码，从而恢复接收的数据。调制解调器(110)还包括编码器/交错器(138)、调制器(140)和发送求和器(142)，以发送扩频调制数据。
-
公开(公告)号：CN1323494A
公开(公告)日：2001-11-21
申请号：CN99812154.1
申请日：1999-08-13
Applicant: 夸尔柯姆股份有限公司
CPC classification number: G06F1/08 , G06F1/3203 , G06F1/324 , H03L7/00 , H04B1/1615 , H04L7/033 , H04W52/0216 , Y02D10/126 , Y02D70/1222 , Y02D70/40
Abstract: 一种控制工作于时隙寻呼环境的移动站的方法与电路,所述电路包括小功率时钟、时钟信号发生器、同步逻辑电路、频率误差估算器和睡眠控制器。在清醒时间内,低频时钟信号重新与高频时钟同步,从而在睡眠模式期间校正精度不高的小功率时钟的任何频率误差。
-
公开(公告)号：CN1130096C
公开(公告)日：2003-12-03
申请号：CN99812154.1
申请日：1999-08-13
Applicant: 夸尔柯姆股份有限公司
CPC classification number: G06F1/08 , G06F1/3203 , G06F1/324 , H03L7/00 , H04B1/1615 , H04L7/033 , H04W52/0216 , Y02D10/126 , Y02D70/1222 , Y02D70/40
Abstract: 一种控制工作于时隙寻呼环境的移动站的方法与电路，所述电路包括小功率时钟、时钟信号发生器、同步逻辑电路、频率误差估算器和睡眠控制器。在清醒时间内，低频时钟信号重新与高频时钟同步，从而在睡眠模式期间校正精度不高的小功率时钟的任何频率误差。
-
公开(公告)号：CN1096157C
公开(公告)日：2002-12-11
申请号：CN95190946.0
申请日：1995-09-27
Applicant: 夸尔柯姆股份有限公司
IPC: H04B7/26
CPC classification number: H04J13/0048 , H04B1/707 , H04B1/70752 , H04B1/70756 , H04B1/7117 , H04B7/2628 , H04B2201/70703
Abstract: 本发明提供一种扩频通信系统的调制解调器所用的集成搜索处理器，它缓冲接收到的样本并利用时间分片变换处理器在缓冲器的连续偏置上操作。搜索处理器按照微处理器规定的搜索参数组逐个进行搜索，搜索处理器计算每个偏置处的相关能量并提供最佳路径一览报告供解调单元分配使用。这样，减少了微处理器的与搜索过程有关的工作负荷并且通过将完整的信道单元调制解调器电路集成在单片IC上还减少了调制解调器的成本。
-
Patent Agency Ranking
公开(公告)号：CN1268231A
公开(公告)日：2000-09-27
申请号：CN98808477.5
申请日：1998-08-24
Applicant: 夸尔柯姆股份有限公司
Inventor： K·D·伊斯顿
IPC: G06F17/14
CPC classification number: G06F17/147
Abstract: 一种数据块规模可变的2－D IDCT机(10),可计算任意的变换混合。第一1－DIDCT处理器(20a)按列计算数据块的变换,并在易位存储器中存储中间结果。第二1－D IDCT处理器(20b)按行计算中间结果的变换。可通过使输入数据正确排序,在蝶式运算级前有选择地组合输入数据,并控制每一蝶式运算级的加法和乘法,来方便地进行不同的变换混合。按旁路方式设置不需要的蝶式运算。可利用串行加法器(56)和位串行乘法器实现蝶式运算,以大大简化硬件设计,减少连续的蝶式运算级间的路由选择需要。整体流水线结构使IDCT机将吞吐速率保持在每一时钟周期一像素。
-
公开(公告)号：CN1145703A
公开(公告)日：1997-03-19
申请号：CN96190032.6
申请日：1996-01-16
Applicant: 夸尔柯姆股份有限公司
IPC: H04B7/26
CPC classification number: H04B7/2628 , H04W88/08
Abstract: 本发明提供一种用于扩频通信系统的集成调制解调器(110)。调制解调器包括解扩展接收到的多径信号的解调器前端(122)。按时间片进行操作的单片变换处理机(120)解调各个解扩展多径信号。变换处理机(120)的输出提供给最大值检测电路(160)和流水线处理器(126)。同样按时间片操作的流水线处理器(126)合并和进一步处理解调的多径信号，以提供软判决信号给去交错器/译码器(130)进行去交错和纠错译码，从而恢复接收的数据。调制解调器(110)还包括编码器/交错器(138)、调制器(140)和发送求和器(142)，以发送扩频调制数据。
-
公开(公告)号：CN1178538C
公开(公告)日：2004-12-01
申请号：CN99808634.7
申请日：1999-07-15
Applicant: 夸尔柯姆股份有限公司
IPC: H04Q7/32
CPC classification number: H04W52/0216 , H04B1/7117 , H04B2201/70709 , Y02D70/40
Abstract: 本发明是一种用于减少移动接收机在利用分时隙寻呼机构的通信系统的一个时隙的活动阶段中所花费的时间量的改进的方法和电路。本发明包括调节指的定时基准以对非PN序列周期的整数倍的睡眠持续时间进行补偿的装置，以及调节去交织器时间基准以对非帧时间间隔的整数倍的睡眠持续时间进行补偿的装置，以及对模拟接收机链的频率跟踪和可能有的增益定标及DC偏置回路进行初始化以把重新锁定这些回路所需的时间减到最少的装置。
-
公开(公告)号：CN1318262A
公开(公告)日：2001-10-17
申请号：CN99808634.7
申请日：1999-07-15
Applicant: 夸尔柯姆股份有限公司
IPC: H04Q7/32
CPC classification number: H04W52/0216 , H04B1/7117 , H04B2201/70709 , Y02D70/40
Abstract: 本发明是一种用于减少移动接收机在利用分时隙寻呼机构的通信系统的一个时隙的活动阶段中所花费的时间量的改进的方法和电路。本发明包括调节指的定时基准以对非PN序列周期的整数倍的睡眠持续时间进行补偿的装置，以及调节去交织器时间基准以对非帧时间间隔的整数倍的睡眠持续时间进行补偿的装置，以及对模拟接收机链的频率跟踪和可能有的增益定标及DC偏置回路进行初始化以把重新锁定这些回路所需的时间减到最少的装置。
-
公开(公告)号：CN1135815A
公开(公告)日：1996-11-13
申请号：CN95190946.0
申请日：1995-09-27
Applicant: 夸尔柯姆股份有限公司
IPC: H04B7/26
CPC classification number: H04J13/0048 , H04B1/707 , H04B1/70752 , H04B1/70756 , H04B1/7117 , H04B7/2628 , H04B2201/70703
Abstract: 本发明提供一种扩频通信系统的调制解调器所用的集成搜索处理器，它缓冲接收到的样本并利用时间分片变换处理器在缓冲器的连续偏置上操作。搜索处理器按照微处理器规定的搜索参数组逐个进行搜索，搜索处理器计算每个偏置处的相关能量并提供最佳路径一览报告供解调单元分配使用。这样，减少了微处理器的与搜索过程有关的工作负荷并且通过将完整的信道单元调制解调器电路集成在单片IC上还减少了调制解调器的成本。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.026 seconds)
