-
公开(公告)号：CN117749330B
公开(公告)日：2024-05-03
申请号：CN202410182327.9
申请日：2024-02-19
Applicant: 天津讯联科技有限公司
IPC: H04L1/1806 , H04L1/1829 , H04B7/185
Abstract: 本发明提供了一种VDES星地链路数据重传处理方法，包括处理系统，所述处理系统包括发送端和接收端，所述发送端和接收端二者双向通信连接，卫星、船站上均安装发送端、接收端。本发明有益效果：在丢包率较高的情况下，减少重要信息长时间传送不到接收端的概率，提高VDE信道利用的效率；避免因接收端多次接收不到同一重要信息，信道因多次反复发送同一信息而过多占用信道资源；减少同一数据包发送不成功被反复发送的次数，提高通信效率；缩短重要信息的通信时间，提高信道资源的利用率；提高重要信息传输成功的概率。
-
公开(公告)号：CN117749330A
公开(公告)日：2024-03-22
申请号：CN202410182327.9
申请日：2024-02-19
Applicant: 天津讯联科技有限公司
IPC: H04L1/1806 , H04L1/1829 , H04B7/185
Abstract: 本发明提供了一种VDES星地链路数据重传处理方法，包括处理系统，所述处理系统包括发送端和接收端，所述发送端和接收端二者双向通信连接，卫星、船站上均安装发送端、接收端。本发明有益效果：在丢包率较高的情况下，减少重要信息长时间传送不到接收端的概率，提高VDE信道利用的效率；避免因接收端多次接收不到同一重要信息，信道因多次反复发送同一信息而过多占用信道资源；减少同一数据包发送不成功被反复发送的次数，提高通信效率；缩短重要信息的通信时间，提高信道资源的利用率；提高重要信息传输成功的概率。
-
公开(公告)号：CN118449587B
公开(公告)日：2024-09-03
申请号：CN202410903688.8
申请日：2024-07-08
Applicant: 天津讯联科技有限公司
IPC: H04B7/185 , H04B17/309 , H04W24/08
Abstract: 本发明提供了一种VDES星地多链路协同通信方法，由多链路协同通信系统实现，多链路协同通信系统包括两种通信模式，星务控制计算机通过发送指令切换两种通信模式，两种通信模式分别为星务控制模式和自主控制模式。本发明有益效果：可利用卫星VDES载荷实现ASM信道、VDE信道链路接收与发送功能；提供一种实现VDES的ASM和VDE‑SAT链路接收和发送控制信息和数据信息的方法；利用两种通信模式，进行链路测试及通信，在需要对链路进行测试时，在星务控制模式下通过单位时间发送更多的数据，然后通过接收误码率对链路通信质量进行判断，不需要测试链路时，可进行自主控制模式的控制信息和数据信息报文的收发。
-
公开(公告)号：CN118282486A
公开(公告)日：2024-07-02
申请号：CN202410675523.X
申请日：2024-05-29
Applicant: 天津讯联科技有限公司
Abstract: 本发明提供了一种VDES多船舶间通信方法，包括以下步骤：卫星确定0时隙开始时刻；船站向卫星发送上行编址通信资源请求数据包报文或者短消息；若卫星接收短消息后，将短消息存储至存储器1，将短消息转发给目的船站，若卫星接收资源请求消息后，将资源请求消息内容存储进存储器2，分配资源消息并转发一个船站的上行编址消息给对应的船站。本发明有益效果：卫星既可直接收发一个船站向另外一个或几个船站发送数据，也可对接收的若干船站信息整合后批量转发给各自的目的船站，具有很好的灵活性；可充分利用VDE‑SAT信道资源，提高多船站间通信效率；接收船站发送的信息后进行判断，根据信息类型、紧急程度及目的船站的不同，处理后转发，提高通信效率。
-
公开(公告)号：CN116743241B
公开(公告)日：2023-10-13
申请号：CN202311028566.0
申请日：2023-08-16
Applicant: 天津讯联科技有限公司
IPC: H04B7/185
Abstract: 本发明提供了一种适用伴星绕飞编队的星间链路系统实现方法，包括星间链路系统，所述星间链路系统包括主星端链路系统和伴星端链路系统，所述主星端链路系统安装至主星，所述伴星端链路系统安装至伴星，所述主星端链路系统和伴星端链路系统之间通信连接。本发明有益效果：系统简单，每颗星上使用两个收、发一体微带天线，此种天线成本低，重量轻，可靠性高；系统基带软件采用1/2LDPC编码，提高通信链路编码增益，在较低发射功率下，即可满足通信链路要求，降低系统功耗；通过对四个接收通道实时信噪比统计和比较，选择最优信噪比通道，可以实现伴星绕飞时两星可靠不间断通信。
-
Patent Agency Ranking
公开(公告)号：CN116054926B
公开(公告)日：2023-06-16
申请号：CN202310330987.2
申请日：2023-03-31
Applicant: 天津讯联科技有限公司
IPC: H04B7/185 , H04W4/42 , H04W4/90 , H04W72/1268 , H04W84/06
Abstract: 本发明提供了一种VDES上行数据FPGA处理方法，包括VDES系统，所述VDES系统包括卫星端和多个船站，所述卫星端分别与每个船站双向通信连接。本发明有益效果：VDES卫星与船站上行通信中，船站发出请求后，若发出请求的船站数量大于卫星处理的信道数量，同一帧时间段船站发出的多个请求都能得到处理；本方法适用于VDES中卫星与多个船站之间通信，在卫星端采取的有效方法，占用的FPGA内部资源很少，方法简单，易于实现。
-
公开(公告)号：CN114661655B
公开(公告)日：2022-08-16
申请号：CN202210571710.4
申请日：2022-05-25
Applicant: 天津讯联科技有限公司
IPC: G06F15/78
Abstract: 本发明提供了一种星载测控数传一体机FPGA程序在轨重构系统，包括：处理器ARM芯片接收星务计算机发送的成型重构指令后，通过控制总线缓冲门断开FPGA和两个SPI flash芯片之间的片选信号连接，同时处理器ARM芯片通过串口从FPGA读取上注数据，使用SPI总线实现对上注存储器的程序写入；SPI存储器，用于存储FPGA芯片运行所需的程序代码；总线缓冲门，用于控制FPGA片选管脚FCS_B与2片SPI存储器的片选管脚使能导通。本发明所述的星载测控数传一体机系统，在电路上增加一个总线缓冲门，增加1个FPGA代码存储SPI芯片，即可实现程序在轨升级功能；无需复杂的FPGA加载专用刷新芯片或控制芯片，所需额外功耗很小，成本极低，适用于商业航天领域。
-
公开(公告)号：CN113010233A
公开(公告)日：2021-06-22
申请号：CN202110403113.6
申请日：2021-04-15
Applicant: 天津讯联科技有限公司
Abstract: 本发明提供了适用商业卫星的FPGA多备份程序加载方法，ARM处理器向选择单元和FPGA单元发送信号；FPGA单元读取一个存储单元的信息，进行加载：ARM处理器监控FPGA单元状态；若一段时间内，ARM处理器未收到FPGA单元发送的遥测信息，ARM处理器控制FPGA单元断电，选择另一存储单元重新加载。本发明还提供了加载装置，包括选择单元和多个存储单元，所述存储单元与FPGA单元连接，用于存储FPGA单元的配置代码；所述选择单元分别与存储单元、FPGA单元和ARM处理器连接。本发明采用多个存储单元,使用ARM处理器来选择存储单元，在部分存储单元异常时,仍能保证FPGA正常加载，同时在FPGA程序运行异常时，控制FPGA重新加载。
-
公开(公告)号：CN118282486B
公开(公告)日：2024-08-20
申请号：CN202410675523.X
申请日：2024-05-29
Applicant: 天津讯联科技有限公司
Abstract: 本发明提供了一种VDES多船舶间通信方法，包括以下步骤：卫星确定0时隙开始时刻；船站向卫星发送上行编址通信资源请求数据包报文或者短消息；若卫星接收短消息后，将短消息存储至存储器1，将短消息转发给目的船站，若卫星接收资源请求消息后，将资源请求消息内容存储进存储器2，分配资源消息并转发一个船站的上行编址消息给对应的船站。本发明有益效果：卫星既可直接收发一个船站向另外一个或几个船站发送数据，也可对接收的若干船站信息整合后批量转发给各自的目的船站，具有很好的灵活性；可充分利用VDE‑SAT信道资源，提高多船站间通信效率；接收船站发送的信息后进行判断，根据信息类型、紧急程度及目的船站的不同，处理后转发，提高通信效率。
-
公开(公告)号：CN117526979A
公开(公告)日：2024-02-06
申请号：CN202410009378.1
申请日：2024-01-04
Applicant: 天津讯联科技有限公司
Abstract: 本发明提供了一种模拟VDES的AIS基带发射信号产生系统及方法，包括测试计算机和模拟VDES的AIS基带发射模块，所述模拟VDES的AIS基带发射模块包括串行通信接口、数据处理模块、GMSK调制模块和变频发射测试模块。本发明有益效果：提高VDES星上产品AIS接收设备批量测试效率，提高测试覆盖率；既可以提供固定频率的基带发射测试数据，也可以根据需要，通过串口更改发射测试数据的内容和频率，提高测试灵活性；可以简化VDES星上产品AIS批量产品测试过程，提高测试效率，操作简单，方便；不依赖于具体的FPGA器件型号，硬件设计灵活度高。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.034 seconds)
