-
公开(公告)号：CN105373506A
公开(公告)日：2016-03-02
申请号：CN201510918412.8
申请日：2015-12-14
申请人： 天津光电通信技术有限公司
IPC分类号： G06F13/38
CPC分类号： G06F13/385 , G06F2213/0024
摘要： 本发明涉及一种基于PCIE总线的USB接口及实现方法，内部数据沿PCIE通用芯片J1的数据发送线PCIE_TX0+、数据发送线PCIE_TX0-通过USB3.0接口J2的9引脚、8引脚发送出去；外部数据通过USB3.0接口J2的5引脚、6引脚沿PCIE通用芯片J1的数据接收线PCIE_RX0-、数据接收线PCIE_RX0+传输进来；时钟线CLK_PCIE-、时钟线CLK_PCIE+提供参考时钟，作用是使USB3.0接口J2的数据接收和发送与整个系统电脑主机或单板机同步；使用PCIE总线连接到USB3.0通用接口上，实现了更快的数据传输速度和更高的数据处理效率，同时实现点对点串行连接和数据的双向传输。
-
公开(公告)号：CN112600574A
公开(公告)日：2021-04-02
申请号：CN202011439788.8
申请日：2020-12-10
申请人： 天津光电通信技术有限公司
摘要： 本发明公开了一种基于FPGA的多通道测向接收机的数字DDC设计方法，其特征在于，在每个通道都设置可配置DDS、可编程CIC以及多级滤波器的级联链路，通过可配置DDS实现每路频点可配置，通过可编程CIC实现每路带宽可配置，通过多级滤波器实现抽取滤波和窄带滤波。本发明设计了包含可配置DDS、可编程CIC以及多级滤波器的级联链路，完成了将AD采集后的信号转化为下变频后的原始IQ数据，链路衰减远小于1dB，IQ路相位关系与DDS输出一致，不会影响后续的灵敏度测试以及测向精度等，可作为测向预处理数据使用。
-
公开(公告)号：CN111405749A
公开(公告)日：2020-07-10
申请号：CN202010386952.7
申请日：2020-05-09
申请人： 天津光电通信技术有限公司
IPC分类号： H05K1/02
摘要： 本发明公开了一种基于高速AD的模数混合PCB地平面结构及设计方法，包括在PCB地平面不完全分割的模拟地和数字地，所述不完全分割即分割线留有模拟地和数字地的共地空间。本发明采用全新的地平面设计形式，即模拟地和数字地采用不完全分割的形式，通过在高速AD芯片上方中间处留出适量宽度的共地铜皮，在可以实现尽量小的高速数字信号对外辐射的同时，又可以保证模拟电路对数字电路有足够的抗干扰能力，且本发明设计实现简单，易于开发。
-
公开(公告)号：CN106354063A
公开(公告)日：2017-01-25
申请号：CN201610900792.7
申请日：2016-10-17
申请人： 天津光电通信技术有限公司
IPC分类号： G05B19/042
CPC分类号： G05B19/0423 , G05B2219/21109
摘要： 本发明涉及及一种高速四通道信号采集板，包括信号控制电路、时钟管理电路、高速ADC1、高速ADC 2、FPGA、NandFalsh存储阵列电路、电源管理电路、USB、PCIe接口电路、外部时钟及内部晶振，信号控制电路完成信号的增益控制以及信号的偏置控制，时钟管理电路完成时钟源的选取及采样时钟频率修改，高速ADC完成模拟信号的数字化转换，FPGA完成数据的处理存储以及传输控制，NandFlash存储阵列完成数据的大容量存储，各个接口完成FPGA与外部设备的数据交换功能，电源管理电路完成给板卡提供各个电压，有益效果是，具有信号的增益控制以及偏置控制功能、采样率的可控功能和多种触发方式，信号同步稳定性高。
-
公开(公告)号：CN112346646B
公开(公告)日：2023-05-23
申请号：CN201910720242.0
申请日：2019-08-06
申请人： 天津光电通信技术有限公司
IPC分类号： G06F3/06
摘要： 本发明提供一种高速大容量存储器及写入、读取和擦除方法，高速大容量存储器包括：8行8列NAND FLASH存储芯片；8组控制线，每组控制线控制每列8片NAND FLASH存储芯片；32组数据线，每组数据线分别与每横向两片NAND FLASH存储芯片电连接，用于实现读写；FPGA，与所述8组控制线和32组数据线电连接，用于根据时序操作对NAND FLASH存储芯片进行读写控制。采用8X8共64片NAND FLASH组成存储阵列，每片FLASH存储容量为128Gb，可得总存储容量为1TB。并利用时序和多数据线复用方式实现高速读写功能，速率需要不小于819.2MB/S。
-
公开(公告)号：CN113972924A
公开(公告)日：2022-01-25
申请号：CN202111436091.X
申请日：2021-11-26
申请人： 天津光电通信技术有限公司
IPC分类号： H04B1/16
摘要： 本发明创造提供了一种便携式短波直采接收机，包括：射频接收模块、信号单元和电源模块。所述射频接收模块用于接收射频信号，并对射频信号进行滤波、放大、谐波消除处理，生成模拟信号；所述信号采集处理模块用于接收模拟信号，并对模拟信号进行窄带DDC、模拟解调、宽带DDC、全频段频谱和信号检测处理，生成数字信号；所述信号传输控制模块用于接收数字信号，并对数字信号中的宽带DDC数据进行落盘处理，并对数字信号中的窄带DDC数据和频谱数据进行组帧后向外输出。本发明创造所述的一种便携式短波直采接收机，能够实现全频段数据的同步采集，并方便用户进行携带。
-
公开(公告)号：CN112347429A
公开(公告)日：2021-02-09
申请号：CN201910720264.7
申请日：2019-08-06
申请人： 天津光电通信技术有限公司
IPC分类号： G06F21/12
摘要： 本发明提供一种防止FPGA程序泄密的方法、装置、FPGA及存储介质，其中，所述方法包括：在FPGA上电后，读取所述FPGA的编码；读取嵌入当前运行程序FPGA编码库，将所述FPGA的编码与所述可执行程序的FPGA编码库的数据进行匹配；在匹配不一致时，对FPGA执行全局复位操作，以使得所述FPGA不能运行程序。可以避免通过复制程序的方式在多个FPGA上运行，即使程序被盗取，也不能正常运行。能够增强FPGA运行程序的安全性。
-
公开(公告)号：CN105373506B
公开(公告)日：2018-10-19
申请号：CN201510918412.8
申请日：2015-12-14
申请人： 天津光电通信技术有限公司
IPC分类号： G06F13/38
摘要： 本发明涉及一种基于PCIE总线的USB接口及实现方法，内部数据沿PCIE通用芯片J1的数据发送线PCIE_TX0+、数据发送线PCIE_TX0‑通过USB3.0接口J2的9引脚、8引脚发送出去；外部数据通过USB3.0接口J2的5引脚、6引脚沿PCIE通用芯片J1的数据接收线PCIE_RX0‑、数据接收线PCIE_RX0+传输进来；时钟线CLK_PCIE‑、时钟线CLK_PCIE+提供参考时钟，作用是使USB3.0接口J2的数据接收和发送与整个系统电脑主机或单板机同步；使用PCIE总线连接到USB3.0通用接口上，实现了更快的数据传输速度和更高的数据处理效率，同时实现点对点串行连接和数据的双向传输。
-
公开(公告)号：CN113972924B
公开(公告)日：2023-08-22
申请号：CN202111436091.X
申请日：2021-11-26
申请人： 天津光电通信技术有限公司
IPC分类号： H04B1/16
摘要： 本发明创造提供了一种便携式短波直采接收机，包括：射频接收模块、信号单元和电源模块。所述射频接收模块用于接收射频信号，并对射频信号进行滤波、放大、谐波消除处理，生成模拟信号；所述信号采集处理模块用于接收模拟信号，并对模拟信号进行窄带DDC、模拟解调、宽带DDC、全频段频谱和信号检测处理，生成数字信号；所述信号传输控制模块用于接收数字信号，并对数字信号中的宽带DDC数据进行落盘处理，并对数字信号中的窄带DDC数据和频谱数据进行组帧后向外输出。本发明创造所述的一种便携式短波直采接收机，能够实现全频段数据的同步采集，并方便用户进行携带。
-
公开(公告)号：CN114281737A
公开(公告)日：2022-04-05
申请号：CN202111642524.7
申请日：2021-12-29
申请人： 天津光电通信技术有限公司
摘要： 本发明公开了一种基于CPCI架构和FPGA的信号处理平台，包括板卡，所述板卡上搭载三片FPGA芯片、CPCI连接器，所述CPCI连接器包括J1接口、J2接口和J3接口，三片所述FPGA芯片分别为FPGA1、FPGA2和FPGA3，所述FPGA1通过PCIE_x4总线与J3接口连接，所述FPGA2通过PCIE_x4总线与J2接口连接，所述FPGA3通过PCIE_x4总线与J1接口连接，每两片FPGA之间通过1组4X_AURORA和12对LVDS连接。本发明通用性更强、对外接口更丰富，可扩展的功能更加丰富，可满足CPCI架构的多种项目需求，是一种通用的信号处理平台。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.029 秒)
