公开(公告)号：CN112036107B

公开(公告)日：2022-09-13

申请号：CN202010836466.0

申请日：2020-08-19

Applicant: 大连理工大学

Inventor： 常玉春 ,  刘岩 ,  马艳华 ,  娄珊珊 ,  杨刚 ,  聂国健 ,  于迪 ,  李欣荣 ,  余昭杰

IPC: G06F30/337 ,  G06F30/3315 ,  G06F119/02 ,  G06F119/12

Abstract: 本发明提供了一种基于层次化可靠性验证的单元替换的时序优化设计方法，属于数字电路可靠性设计领域，适用于可靠性引起的电路时序违背优化设计。该设计由晶体管退化模型抽象出标准单元的退化时序模型，从而生成退化的单元库，利用退化的单元库对数字电路进行时序分析，大大节省大规模数字电路可靠性验证的时间，提高验证效率。针对时序违背路径，采用单元替换进行时序优化，实现在设计早期阶段考虑HCI、NBTI和TDDB效应对电路时序的影响。

公开(公告)号：CN112036107A

公开(公告)日：2020-12-04

申请号：CN202010836466.0

申请日：2020-08-19

Applicant: 大连理工大学

Inventor： 常玉春 ,  刘岩 ,  马艳华 ,  娄珊珊 ,  杨刚 ,  聂国健 ,  于迪 ,  李欣荣 ,  余昭杰

IPC: G06F30/337 ,  G06F30/3315 ,  G06F119/02 ,  G06F119/12

Abstract: 本发明提供了一种基于层次化可靠性验证的单元替换的时序优化设计方法，属于数字电路可靠性设计领域，适用于可靠性引起的电路时序违背优化设计。该设计由晶体管退化模型抽象出标准单元的退化时序模型，从而生成退化的单元库，利用退化的单元库对数字电路进行时序分析，大大节省大规模数字电路可靠性验证的时间，提高验证效率。针对时序违背路径，采用单元替换进行时序优化，实现在设计早期阶段考虑HCI、NBTI和TDDB效应对电路时序的影响。

公开(公告)号：CN111553121A

公开(公告)日：2020-08-18

申请号：CN202010375964.X

申请日：2020-05-07

Applicant: 大连理工大学

Inventor： 常玉春 ,  刘岩 ,  马艳华 ,  娄珊珊 ,  杨刚 ,  宋辰昱

IPC: G06F30/33 ,  G06F119/02

Abstract: 本发明涉及电路可靠性验证领域，提供一种层次化数字电路可靠性验证方法，包括：在BSIM 3v3模型中，由mosfet晶体管受HCI、NBTI和TDDB效应影响的阈值电压漂移△Vth的计算公式，形成能够评估mosfet晶体管性能变化情况的新BSIM 3v3模型；再利用SPICE仿真器调用新BSIM 3v3模型对只含有一个mosfet晶体管的电路进行仿真，从而产生退化的mosfet晶体管模型文件；在退化的mosfet晶体管模型文件的基础上经由单元库表征工具提取出退化的数字单元库；最后基于退化的数字单元库对数字电路进行分析，实现对大规模数字电路性能退化的预测。本发明能够节省大规模数字电路可靠性验证的时间。