公开(公告)号：CN103430088A

公开(公告)日：2013-12-04

申请号：CN201280012567.X

申请日：2012-03-16

Applicant: 夏普株式会社

Inventor： 守口正生 ,  神崎庸辅 ,  高西雄大 ,  楠见崇嗣

IPC: G02F1/1368 ,  G02F1/1333 ,  G09F9/30

CPC classification number: G02F1/133345 ,  G02F1/1339 ,  G02F1/1345 ,  G02F1/136277 ,  G02F1/1368 ,  G02F2001/133311 ,  G02F2001/133357 ,  G02F2001/134372 ,  G02F2201/501 ,  H01L27/1248 ,  H01L29/78606 ,  H01L29/78636

Abstract: 在玻璃基板（11）上形成TFT（1），并形成覆盖TFT（1）的平坦化树脂膜（17）。接着，形成覆盖平坦化树脂膜（17）的整个表面的防湿性的保护膜（18）。保护膜（18）使用SiO2膜、SiN膜、SiON膜或者它们的叠层膜。将平坦化树脂膜（17）的端面配置在密封件（4）的内侧或者下方，并将平坦化树脂膜（17）的端面设为锥形形状。由此，防止水分向平坦化树脂膜（17）侵入，防止显示劣化。该效果在包含氧化物半导体TFT的显示装置中显著。

公开(公告)号：CN103262250A

公开(公告)日：2013-08-21

申请号：CN201180059369.4

申请日：2011-12-06

Applicant: 夏普株式会社

Inventor： 守口正生 ,  神崎庸辅 ,  高西雄大 ,  楠见崇嗣 ,  松木园广志

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/312 ,  H01L21/336 ,  H01L51/50

CPC classification number: H01L27/15 ,  G02F1/1368 ,  H01L21/46 ,  H01L27/1225 ,  H01L27/3262 ,  H01L29/4908 ,  H01L29/66742 ,  H01L29/66969 ,  H01L29/78606 ,  H01L29/7869

Abstract: 本发明的半导体装置包括：形成在基板(60)上的薄膜晶体管(10)的栅极电极(62)和供氧层(64)；形成在栅极电极(62)和供氧层(64)之上的栅极绝缘层(66)；形成在栅极绝缘层(66)之上的薄膜晶体管(10)的氧化物半导体层(68)；和配置在栅极绝缘层(66)和氧化物半导体层(68)之上的薄膜晶体管(10)的源极电极(70S)和漏极电极(70d)。

公开(公告)号：CN101926007A

公开(公告)日：2010-12-22

申请号：CN200980102945.1

申请日：2009-01-23

Applicant: 夏普株式会社

Inventor： 守口正生 ,  齐藤裕一 ,  河野昭彦

IPC: H01L29/786 ,  H01L21/205 ,  H01L21/336

CPC classification number: H01L29/78618 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78696

Abstract: 提供一种实现兼顾高导通电流和低截止电流的半导体元件及其制造方法。本发明的半导体元件具备：玻璃基板1；半导体层4，其为岛状，具有第1区域4c、第2区域4a和第3区域4c；源极区域5a和漏极区域5b；源极电极6a；漏极电极6b；以及栅极电极2，其控制第1区域4c的导电性。第1区域4c的上表面位于比第2区域4a和第3区域4b中的第1区域4c侧的端部的上表面靠近玻璃基板1侧的位置，从第2区域4a和第3区域4b的端部的上表面到第1区域4c的上表面的、在半导体层4的厚度方向上的距离相互独立地为第1区域4b的厚度的1倍以上7倍以下。

公开(公告)号：CN103477441B

公开(公告)日：2016-05-18

申请号：CN201280019248.1

申请日：2012-04-12

Applicant: 夏普株式会社

Inventor： 守口正生 ,  神崎庸辅 ,  高西雄大 ,  楠见崇嗣

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/336 ,  H01L29/417

CPC classification number: H01L29/7869 ,  G02F1/1368 ,  H01L27/1225 ,  H01L29/6675

Abstract: 本发明的薄膜晶体管具备：栅极电极(11a)；覆盖栅极电极(11a)的栅极绝缘膜(12a)；设置在栅极绝缘膜(12a)上的包含氧化物半导体的半导体层(13a)；隔着还原性高的金属层(15aa、15ab)设置于半导体层(13a)且夹着沟道区域(C)地相互分离的源极电极(16aa)和漏极电极(16ab)；设置于半导体层(13a)的导电区域(E)；和设置于半导体层(13a)且抑制导电区域(E)对沟道区域(C)的扩散的扩散抑制部(13ca、13cb)。

公开(公告)号：CN102939658B

公开(公告)日：2014-03-26

申请号：CN201180026960.X

申请日：2011-05-23

Applicant: 夏普株式会社

Inventor： 守口正生 ,  竹井美智子 ,  神崎庸辅 ,  井上毅 ,  深谷哲生 ,  高西雄大 ,  楠见崇嗣 ,  中谷喜纪 ,  冈本哲也 ,  中西研二

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/363

CPC classification number: H01L29/7869 ,  H01L29/24 ,  H01L29/66742 ,  H01L29/66969 ,  H01L29/78618 ,  H01L29/78696

Abstract: 本发明是包括栅极电极（21）和栅极绝缘膜（22）、半导体层（23）、源极电极（24）、漏极电极（25）等的TFT（20）。半导体层（23）包括金属氧化物半导体（IGZO），且具有：与源极电极（24）接触的源极部（23a）、与漏极电极（25）接触的漏极部（23b）和这些源极部（23a）与漏极部（23b）之间的沟道部（23c）。在所述半导体层（23）中，至少在所述沟道部（23c）形成有与其他部分相比In等的金属单质的含有率高的还原区域（30）。

公开(公告)号：CN102097325A

公开(公告)日：2011-06-15

申请号：CN201010560100.1

申请日：2007-08-03

Applicant: 夏普株式会社

Inventor： 守口正生 ,  齐藤裕一

IPC: H01L21/336 ,  H01L29/786 ,  H01L29/06

CPC classification number: H01L29/78609 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78666 ,  H01L29/78669 ,  H01L29/78675 ,  H01L29/78678 ,  H01L29/78696

Abstract: 本发明提供半导体装置的制造方法，该制造方法包括：在绝缘基板上形成栅电极的第一工序，以覆盖上述栅电极的形式形成栅极绝缘膜的第二工序，形成半导体层和做为包含杂质的半导体层的杂质层的第三工序，蚀刻上述半导体层形成激活层的第四工序，通过蚀刻上述杂质层形成源极区域及漏极区域的第五工序；上述第三工序中，包括以覆盖上述栅极绝缘膜的形式形成第一非晶膜的工序、和以覆盖上述第一非晶膜的形式形成包含晶相的结晶膜的工序。

公开(公告)号：CN1674222B

公开(公告)日：2011-02-23

申请号：CN200510062754.0

申请日：2005-03-25

Applicant: 夏普株式会社

Inventor： 高藤裕 ,  福岛康守 ,  守口正生

IPC: H01L21/00 ,  H01L27/10 ,  H01L29/00 ,  G02F1/136 ,  G09F9/30 ,  G09G3/00

Abstract: 本发明的半导体基板具有：单晶Si基板，具有包含沟道区、源区和漏区的活性层，不具有阱结构和沟道截止区；栅绝缘膜，形成在上述单晶Si基板上；栅电极，形成在上述栅绝缘膜上；LOCOS氧化膜，形成在上述活性层的周围的上述单晶Si基板上，膜厚比上述栅绝缘膜的膜厚厚；以及绝缘膜，形成在上述栅电极和LOCOS氧化膜上。由此，提供一种半导体基板、半导体装置和它们的制造方法，在大型绝缘基板上形成非单晶Si半导体元件和单晶Si半导体元件而制造集成了高性能系统的半导体装置的情况下，能简化单晶Si部分的制造工序，且在转印到大型绝缘基板上后，不用高精度的光刻蚀法就能实现微细的单晶Si半导体元件的元件分离。

公开(公告)号：CN103270601A

公开(公告)日：2013-08-28

申请号：CN201180061376.8

申请日：2011-12-15

Applicant: 夏普株式会社

Inventor： 守口正生 ,  神崎庸辅 ,  高西雄大 ,  楠见崇嗣 ,  松木园广志

IPC: H01L29/786 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/336 ,  H01L51/50

CPC classification number: H01L27/124 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/134372 ,  H01L23/564 ,  H01L27/1225 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/3262 ,  H01L27/3276 ,  H01L29/66969 ,  H01L29/78606 ,  H01L29/7869 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的半导体装置（100）为具有薄膜晶体管（10）的半导体装置，包括：形成在基板（60）之上的薄膜晶体管（10）的栅极电极（62）；形成在栅极电极（62）之上的栅极绝缘层（66）；形成在栅极绝缘层（66）之上的氧化物半导体层（68）；和配置在氧化物半导体层（68）之上的源极电极（70s）和漏极电极（70d）；形成在氧化物半导体层（68）、源极电极（70s）和漏极电极（70d）之上的保护层（72）；形成在保护层（72）之上的供氧层（74）；和形成在供氧层之（74）之上的扩散防止层（78）。

公开(公告)号：CN101933148B

公开(公告)日：2012-12-05

申请号：CN200980102800.1

申请日：2009-01-08

Applicant: 夏普株式会社

Inventor： 齐藤裕一 ,  守口正生 ,  河野昭彦

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49

CPC classification number: H01L29/78669 ,  H01L29/66765 ,  H01L29/78609 ,  H01L29/78618 ,  H01L29/78678

Abstract: 半导体元件101具备：基板1；活性层4，形成于基板1上，具有沟道区域4c和分别位于沟道区域4c两侧的第1区域4a和第2区域4b；第1接触层6a和第2接触层6b，分别与活性层4的第1区域4a及第2区域4b相接；第1电极7，通过第1接触层6a而与第1区域4a电连接；第2电极8，通过第2接触层6b而与第2区域4b电连接；以及栅极电极2，其各种栅极绝缘层3与活性层4相对设置，控制沟道区域4c的导电性。活性层4含有硅，在活性层4与第1接触层和第2接触层6a、6b之间还具备含氧的硅层5，含氧的硅层5以比活性层4和第1接触层及第2接触层6a、6b高的浓度含有氧。

公开(公告)号：CN102308389A

公开(公告)日：2012-01-04

申请号：CN201080006704.X

申请日：2010-01-29

Applicant: 夏普株式会社

Inventor： 高西雄大 ,  守口正生

IPC: H01L29/786

CPC classification number: H01L27/124 ,  H01L29/41733

Abstract: 本发明的半导体装置包括：下部电极(110)；具有与半导体层(120)重叠的第一接触层(132)、第二接触层(134)和第三接触层(136)的接触层(130)；和具有第一上部电极(142)、第二上部电极(144)和第三上部电极(146)的上部电极(140)。第二接触层(134)具有第一区域(134a)和与第一区域(134a)分离的第二区域(134b)，第二上部电极(144)在第二接触层(134)的第一区域(134a)与第二区域(134b)之间的区域与半导体层(120)直接接触。