-
公开(公告)号：CN113283211A
公开(公告)日：2021-08-20
申请号：CN202110550463.5
申请日：2021-05-20
Applicant: 复旦大学
IPC: G06F30/398 , G06F11/36
Abstract: 本发明涉及通信技术领域，尤其涉及一种基于Verilog实现的微处理器自动化验证方法及验证装置。所述基于Verilog实现的微处理器自动化验证方法包括如下步骤：建立映射对应关系，所述映射对应关系包括多个调用模块、与多个调用模块一一对应的多个测试激励模块，所述测试激励模块用于产生测试激励；调用微处理器中的待测电路当前验证所需的目标调用模块；根据所述映射对应关系选择与所述目标调用模块对应的目标测试激励模块；加载所述目标测试激励模块产生的目标测试激励至所述待测电路，以对所述待测电路进行验证。本发明简化了微处理器的验证过程，减少了测试人员的工作量，缩短了微处理器的设计周期。
Search Results
1
records
(took 0.013 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
