-
公开(公告)号：CN112384935A
公开(公告)日：2021-02-19
申请号：CN201980045214.1
申请日：2019-07-11
Applicant: 国际商业机器公司
IPC: G06N3/063
Abstract: 分布式神经核网络具有分层并行性。在各个实施例中，提供了多个神经核。所述多个神经核中的每一个包括被配置为并行操作的多个矢量计算单元。所述多个神经核中的每一个被配置为通过将其多个矢量计算单元应用于输入激活来并行计算输出激活。所述多个神经核中的每一个被分配了神经网络的层的输出激活的子集用于计算。在接收到所述神经网络的所述层的输入激活的子集时，所述多个神经核中的每一个神经核为其分配的每一个输出激活计算部分和，并至少从计算出的部分和中计算其已分配的输出激活。
-
公开(公告)号：CN111971693B
公开(公告)日：2025-04-04
申请号：CN201980022184.2
申请日：2019-03-28
Applicant: 国际商业机器公司
IPC: G06N3/063
Abstract: 提供了神经推理处理器。在各种实施例中，处理器包括多个核。每个核包括神经计算单元、激活存储器和局部控制器。所述神经计算单元适于将多个突触权重应用于多个输入激活以产生多个输出激活。激活存储器适于存储输入激活和输出激活。该局部控制器适于将输入激活从该激活存储器加载到该神经计算单元并且用于将多个输出激活从该神经计算单元存储到该激活存储器。该处理器包括神经网络模型存储器，其适于存储包括多个突触权重的网络参数。该处理器包括全局调度器，该全局调度器被操作地耦合至该多个核，适于将突触权重从神经网络模型存储器提供给每个核。
-
公开(公告)号：CN114787823A
公开(公告)日：2022-07-22
申请号：CN202080083630.3
申请日：2020-09-29
Applicant: 国际商业机器公司
Abstract: 提供了神经推理芯片。神经推理芯片的神经核心包括向量‑矩阵乘法器；向量处理器；以及激活单元，其操作地耦合到该向量处理器。该向量‑矩阵乘法器、向量处理器和/或激活单元适于以可变精度操作。
-
Patent Agency Ranking
公开(公告)号：CN112041810A
公开(公告)日：2020-12-04
申请号：CN201980026237.8
申请日：2019-03-28
Applicant: 国际商业机器公司
Inventor： D·莫德哈 , J·V·亚瑟 , J·萨瓦达 , S·K·埃塞尔 , R·阿普斯瓦米 , B·S·塔巴 , A·S·卡西迪 , P·达塔 , M·弗利克纳 , H·佩纳 , J·克拉莫
IPC: G06F7/544
Abstract: 提供了经由并行和片上存储器提供时间，空间和能量高效的神经推断的神经推断芯片和核。在各种实施例中，神经推断芯片包括：多个神经核，所述多个神经核通过片上网络互连；第一片上存储器，用于存储神经网络模型，所述第一片上存储器通过所述片上网络连接到所述多个核中的每一个；第二片上存储器，用于存储输入和输出数据，所述第二片上存储器通过所述片上网络连接到所述多个核中的每一个。
-
公开(公告)号：CN112673383B
公开(公告)日：2025-02-11
申请号：CN201980059120.X
申请日：2019-09-25
Applicant: 国际商业机器公司
IPC: G06N3/06
Abstract: 提供了用于神经网络计算的系统。神经网络处理器包括多个神经核。神经网络处理器每次激活具有一个或多个处理器精度。处理器被配置为接受具有处理器特征维度的数据。转换电路耦合到神经网络处理器，并适于：在一个或多个特征上接收具有每通道输入精度的输入数据张量；将输入数据张量从输入精度转换为处理器精度；将输入数据划分为多个块，每个块符合处理器特征维度之一；将多个块中的每一个提供给多个神经核之一。神经网络处理器适于通过多个神经核计算一个或多个神经网络层的输出。
-
公开(公告)号：CN114556373A
公开(公告)日：2022-05-27
申请号：CN202080072801.2
申请日：2020-10-05
Applicant: 国际商业机器公司
Inventor： 泽田润 , R·阿普斯瓦米 , F·阿科皮恩 , J·亚瑟 , A·卡西迪 , P·达塔 , S·埃塞尔 , M·弗利克纳 , D·莫德哈 , T·K·纳亚克 , C·奥尔特加奥特罗
Abstract: 提供了用于计算神经激活的神经推理芯片。在各种实施例中，神经推理芯片适于：接收包括多个输入激活的输入激活张量；接收包括多个权重的权重张量；将多个权重中的每一个权重布斯重编码为多个布斯编码权重，每个布斯编码值具有阶次；将输入激活张量乘以布斯编码权重，产生针对每个输入激活的多个结果，该多个结果中的每一个结果对应于布斯编码权重的阶次；对于布斯编码权重的每一阶次，将对应的结果求和，产生多个部分和，每个阶次一个部分和；以及从多个部分和的总和计算神经激活。
-
公开(公告)号：CN112673383A
公开(公告)日：2021-04-16
申请号：CN201980059120.X
申请日：2019-09-25
Applicant: 国际商业机器公司
IPC: G06N3/06
Abstract: 提供了用于神经网络计算的系统。神经网络处理器包括多个神经核。神经网络处理器每次激活具有一个或多个处理器精度。处理器被配置为接受具有处理器特征维度的数据。转换电路耦合到神经网络处理器，并适于：在一个或多个特征上接收具有每通道输入精度的输入数据张量；将输入数据张量从输入精度转换为处理器精度；将输入数据划分为多个块，每个块符合处理器特征维度之一；将多个块中的每一个提供给多个神经核之一。神经网络处理器适于通过多个神经核计算一个或多个神经网络层的输出。
-
公开(公告)号：CN111971693A
公开(公告)日：2020-11-20
申请号：CN201980022184.2
申请日：2019-03-28
Applicant: 国际商业机器公司
IPC: G06N3/063
Abstract: 提供了神经推理处理器。在各种实施例中，处理器包括多个核。每个核包括神经计算单元、激活存储器和局部控制器。所述神经计算单元适于将多个突触权重应用于多个输入激活以产生多个输出激活。激活存储器适于存储输入激活和输出激活。该局部控制器适于将输入激活从该激活存储器加载到该神经计算单元并且用于将多个输出激活从该神经计算单元存储到该激活存储器。该处理器包括神经网络模型存储器，其适于存储包括多个突触权重的网络参数。该处理器包括全局调度器，该全局调度器被操作地耦合至该多个核，适于将突触权重从神经网络模型存储器提供给每个核。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.016 seconds)
