-
公开(公告)号：CN106649160A
公开(公告)日：2017-05-10
申请号：CN201611245153.8
申请日：2016-12-29
Applicant: 国核自仪系统工程有限公司
CPC classification number: G06F13/28 , G06F13/4282
Abstract: 一种基于FPGA架构的ETS表决卡，涉及汽轮机技术领域，所解决的是现有系统无法实现复杂的表决逻辑及表决时间长的技术问题。该表决卡包括FPGA表决模块、IOP处理模块、第一连接件、第二连接件；第一连接件的各路数字信号输入接口、各路数字信号输出接口分别接到FPGA表决模块的各路数字信号输入端口、各路数字信号输出端口；FPGA表决模块的LVDS发送端口、各路LVDS接收端口、各路串行通信端口分别接到第二连接件的LVDS发送接口、各路LVDS接收端口、各路串行通信接口；所述IOP处理模块中设有FPGA处理子模块、CPU子模块。本发明提供的表决卡，适用于ETS系统。
-
Patent Agency Ranking
公开(公告)号：CN107060903A
公开(公告)日：2017-08-18
申请号：CN201611225835.2
申请日：2016-12-27
Applicant: 国核自仪系统工程有限公司
CPC classification number: F01D21/00 , F01D21/003 , F01D21/02 , F05D2270/021 , F05D2270/09 , F05D2270/46
Abstract: 一种基于FPGA的汽轮机危急遮断系统，涉及汽轮机技术领域，所解决的是加快响应速度的技术问题。该系统，包括多个ETS表决卡、多个转速信号卡、多个开关信号分配卡；所述ETS表决卡包括FPGA表决模块、IOP处理模块、第一连接件；各个ETS表决卡通过串行通信端口互联；所述转速信号卡包括FPGA转速模块、IOP处理模块、第二连接件；各个转速信号卡的LVDS发送端口分别接到各个ETS表决卡的LVDS接收端口；所述开关信号分配卡包括FPGA分配模块、IOP处理模块、第三连接件；各个开关信号分配卡的LVDS发送端口分别接到各个ETS表决卡的LVDS接收端口。本发明提供的系统，结构简单且响应速度快。
-
公开(公告)号：CN103713544B
公开(公告)日：2018-10-02
申请号：CN201310694213.4
申请日：2013-12-18
Applicant: 国核自仪系统工程有限公司
IPC: G05B19/042 , H04J3/06
Abstract: 本发明属于工业控制领域集散控制系统领域，公开了一种基于FPGA的SOE系统及其实现SOE的方法，其特征在于：FPGA位于CPU和PHY芯片之间，通过MII接口分别与CPU和PHY芯片连接；FPGA内建IEEE1588数据包解析模块，SOE事件监测模块和自由计时时钟模块。本发明以FPGA+CPU的架构，极其灵活地实现了高精度的IEEE1588时间同步系统，在此基础上简洁地实现了高分辨率的SOE系统。基于FPGA技术，以硬件代替软件，提高了系统的可靠性，抗干扰性能和灵活性灵活性。系统可以根据实际选择资源满足需要的FPGA芯片，还可以根据实际应用灵活地开辟合适大小的片内存储器。
-
公开(公告)号：CN103713544A
公开(公告)日：2014-04-09
申请号：CN201310694213.4
申请日：2013-12-18
Applicant: 国核自仪系统工程有限公司
IPC: G05B19/042 , H04J3/06
Abstract: 本发明属于工业控制领域集散控制系统领域，公开了一种基于FPGA的SOE系统及其实现SOE的方法，其特征在于：FPGA位于CPU和PHY芯片之间，通过MII接口分别与CPU和PHY芯片连接；FPGA内建IEEE1588数据包解析模块，SOE事件监测模块和自由计时时钟模块。本发明以FPGA+CPU的架构，极其灵活地实现了高精度的IEEE1588时间同步系统，在此基础上简洁地实现了高分辨率的SOE系统。基于FPGA技术，以硬件代替软件，提高了系统的可靠性，抗干扰性能和灵活性灵活性。系统可以根据实际选择资源满足需要的FPGA芯片，还可以根据实际应用灵活地开辟合适大小的片内存储器。
-
公开(公告)号：CN206348782U
公开(公告)日：2017-07-21
申请号：CN201621465383.0
申请日：2016-12-29
Applicant: 国核自仪系统工程有限公司
Abstract: 一种基于FPGA架构的ETS表决卡，涉及汽轮机技术领域，所解决的是现有系统无法实现复杂的表决逻辑及表决时间长的技术问题。该表决卡包括FPGA表决模块、IOP处理模块、第一连接件、第二连接件；第一连接件的各路数字信号输入接口、各路数字信号输出接口分别接到FPGA表决模块的各路数字信号输入端口、各路数字信号输出端口；FPGA表决模块的LVDS发送端口、各路LVDS接收端口、各路串行通信端口分别接到第二连接件的LVDS发送接口、各路LVDS接收端口、各路串行通信接口；所述IOP处理模块中设有FPGA处理子模块、CPU子模块。本实用新型提供的表决卡，适用于ETS系统。
-
公开(公告)号：CN206346785U
公开(公告)日：2017-07-21
申请号：CN201621445849.0
申请日：2016-12-27
Applicant: 国核自仪系统工程有限公司
Abstract: 一种基于FPGA的汽轮机危急遮断系统，涉及汽轮机技术领域，所解决的是加快响应速度的技术问题。该系统，包括多个ETS表决卡、多个转速信号卡、多个开关信号分配卡；所述ETS表决卡包括FPGA表决模块、IOP处理模块、第一连接件；各个ETS表决卡通过串行通信端口互联；所述转速信号卡包括FPGA转速模块、IOP处理模块、第二连接件；各个转速信号卡的LVDS发送端口分别接到各个ETS表决卡的LVDS接收端口；所述开关信号分配卡包括FPGA分配模块、IOP处理模块、第三连接件；各个开关信号分配卡的LVDS发送端口分别接到各个ETS表决卡的LVDS接收端口。本实用新型提供的系统，结构简单且响应速度快。
-
-
-
-
-
Search Results
6
records
(took 0.024 seconds)
