公开(公告)号：CN103713544B

公开(公告)日：2018-10-02

申请号：CN201310694213.4

申请日：2013-12-18

Applicant: 国核自仪系统工程有限公司

Inventor： 王楠 ,  胡中泽 ,  赵宝平 ,  张晓印

IPC: G05B19/042 ,  H04J3/06

Abstract: 本发明属于工业控制领域集散控制系统领域，公开了一种基于FPGA的SOE系统及其实现SOE的方法，其特征在于：FPGA位于CPU和PHY芯片之间，通过MII接口分别与CPU和PHY芯片连接；FPGA内建IEEE1588数据包解析模块，SOE事件监测模块和自由计时时钟模块。本发明以FPGA+CPU的架构，极其灵活地实现了高精度的IEEE1588时间同步系统，在此基础上简洁地实现了高分辨率的SOE系统。基于FPGA技术，以硬件代替软件，提高了系统的可靠性，抗干扰性能和灵活性灵活性。系统可以根据实际选择资源满足需要的FPGA芯片，还可以根据实际应用灵活地开辟合适大小的片内存储器。

公开(公告)号：CN103713544A

公开(公告)日：2014-04-09

申请号：CN201310694213.4

申请日：2013-12-18

Applicant: 国核自仪系统工程有限公司

Inventor： 王楠 ,  胡中泽 ,  赵宝平 ,  张晓印

IPC: G05B19/042 ,  H04J3/06

Abstract: 本发明属于工业控制领域集散控制系统领域，公开了一种基于FPGA的SOE系统及其实现SOE的方法，其特征在于：FPGA位于CPU和PHY芯片之间，通过MII接口分别与CPU和PHY芯片连接；FPGA内建IEEE1588数据包解析模块，SOE事件监测模块和自由计时时钟模块。本发明以FPGA+CPU的架构，极其灵活地实现了高精度的IEEE1588时间同步系统，在此基础上简洁地实现了高分辨率的SOE系统。基于FPGA技术，以硬件代替软件，提高了系统的可靠性，抗干扰性能和灵活性灵活性。系统可以根据实际选择资源满足需要的FPGA芯片，还可以根据实际应用灵活地开辟合适大小的片内存储器。