-
公开(公告)号：CN116184539A
公开(公告)日：2023-05-30
申请号：CN202211645307.8
申请日：2022-12-20
申请人： 合肥乐凯科技产业有限公司 , 中国科学技术大学先进技术研究院
IPC分类号： G02B1/111 , G02B1/14 , C08J7/04 , C08J7/046 , C08L33/12 , C09D175/14 , C09D7/61 , C09D7/65 , B05D5/06 , B05D7/24 , B05D3/06 , B05D5/08 , B05D7/04
摘要： 本发明属于光学薄膜的技术领域，涉及一种高清晰、高耐磨的低反射膜，包括：透明支持体和依次设置在透明支持体一个光学面上的高折射防眩光层和低折射层，所述高折射防眩光层是由高折射涂布液涂覆而成；低折层是由低折射涂布液涂覆而成；所述高折射涂布液中含有聚氨酯丙烯酸酯、纳米高折射粒子以及有机粒子；所述纳米高折射粒子与聚氨酯丙烯酸酯的折射率的差值△n1≥0.6；所述有机粒子与聚氨酯丙烯酸酯的折射率的差值△n2介于‑0.05～0.02。本申请的低反射膜具有高清晰、高耐磨的特点，可用于车载显示的平面屏、异形屏、曲面屏等。
-
公开(公告)号：CN118158339B
公开(公告)日：2024-07-30
申请号：CN202410573847.2
申请日：2024-05-10
申请人： 中国科学技术大学先进技术研究院
摘要： 本申请公开了一种像素芯片的数据采集方法、系统、设备、介质及产品，涉及数据处理技术领域，公开了像素芯片的数据采集方法，包括：在曝光条件下，每间隔第一预设时长，获取像素芯片所采集到的击中数据和后端FPGA传输的同步信号，其中，第一预设时长小于曝光时长；根据同步信号，确定击中数据的击中时刻，并将击中时刻封装至击中数据中，得到击中事例；响应于后端FPGA发送的第一读取指令，从各击中事例中确定目标事例；将目标事例发送至后端FPGA，以使后端FPGA根据接收到的多个与其连接的前端FPGA所发送的目标事例，生成采集结果。本申请解决了或者至少部分的解决了像素芯片阵列的大数据量数据的实时处理难以实现的技术问题。
-
-
公开(公告)号：CN113468097A
公开(公告)日：2021-10-01
申请号：CN202110754596.4
申请日：2021-07-01
申请人： 中国科学技术大学先进技术研究院
IPC分类号： G06F15/167 , G06F15/78
摘要： 本发明公开了一种基于片上系统的数据交换方法，该方法包括：接收到系统处理器发送的数据写入信号后，获取先进先出存储器的状态；在所述先进先出存储器的状态为空时，获取目标存储地址中预设数量的待写入数据，以将所述待写入数据缓存至所述先进先出存储器；将所述先进先出存储器缓存的所述待写入数据以字节流的方式输出至可编程逻辑端，通过一种软硬件数据交互接口，解决了现有技术中多模块挂载同一条总线的访问要抢占片上互连总线导致数据传输效率下降的问题，通过消耗少量的物理地址空间资源和充分利用了片上互连总线的传输带宽，提高了数据的传输效率。
-
公开(公告)号：CN118555506A
公开(公告)日：2024-08-27
申请号：CN202410593459.0
申请日：2024-05-13
申请人： 中国科学技术大学先进技术研究院
IPC分类号： H04Q9/00
摘要： 本公开提供了一种数据处理装置，可以应用于通信技术领域及数据处理技术领域。该数据处理装置包括：多个数据采集板卡，其中，每个数据采集板卡包括：第一现场可编程门阵列，配置为对多个时钟周期采集到的实验数据进行波形特征筛选及打包，得到压缩数据包和局部触发数据包，并在根据接收到的由全局符合处理板卡发送的全局触发数据包，确定压缩数据包包括有效的实验数据的情况下，向外部接收设备传输有效的实验数据；全局符合处理板卡，配置为在根据预定数据包数量和预定总能量，确定预定时长内接收到的与多个数据采集板卡对应的局部触发数据包有效的情况下，根据有效的与多个数据采集板卡对应的局部触发数据包，生成全局触发数据包。
-
公开(公告)号：CN118158339A
公开(公告)日：2024-06-07
申请号：CN202410573847.2
申请日：2024-05-10
申请人： 中国科学技术大学先进技术研究院
摘要： 本申请公开了一种像素芯片的数据采集方法、系统、设备、介质及产品，涉及数据处理技术领域，公开了像素芯片的数据采集方法，包括：在曝光条件下，每间隔第一预设时长，获取像素芯片所采集到的击中数据和后端FPGA传输的同步信号，其中，第一预设时长小于曝光时长；根据同步信号，确定击中数据的击中时刻，并将击中时刻封装至击中数据中，得到击中事例；响应于后端FPGA发送的第一读取指令，从各击中事例中确定目标事例；将目标事例发送至后端FPGA，以使后端FPGA根据接收到的多个与其连接的前端FPGA所发送的目标事例，生成采集结果。本申请解决了或者至少部分的解决了像素芯片阵列的大数据量数据的实时处理难以实现的技术问题。
-
公开(公告)号：CN118523897A
公开(公告)日：2024-08-20
申请号：CN202410593451.4
申请日：2024-05-13
申请人： 中国科学技术大学先进技术研究院
摘要： 本公开提供了一种分布式同步数据采集装置及方法。分布式同步数据采集装置包括：同步及处理模块，配置为在分布式同步数据采集装置采集数据前，生成第一预定频率的第一目标数据，其中，第一目标数据包括第一目标传输数据；多个数据采集模块，利用与多个数据采集模块各自对应的光纤，与同步及处理模块连接；每个数据采集模块，配置为在分布式同步数据采集装置采集数据前，对同步及处理模块发送的第一目标数据进行恢复，得到第二预定频率的恢复时钟信号和与恢复时钟信号对应的周期时长内的第二目标传输数据，其中，第一预定频率与第二预定频率之比为第一预定倍数，第二目标传输数据与第一目标数据相等。
-
公开(公告)号：CN118350062A
公开(公告)日：2024-07-16
申请号：CN202410588827.2
申请日：2024-05-13
申请人： 中国科学技术大学先进技术研究院
摘要： 本公开提供了一种反熔丝型现场可编程门阵列芯片的配置方法，可以应用于集成电路技术领域。该方法包括：基于待处理任务的资源需求信息和多个现场可编程门阵列芯片各自的资源供给量信息，确定候选现场可编程门阵列芯片；基于待处理任务的任务需求信息，从候选现场可编程门阵列芯片中分别确定目标现场可编程门阵列芯片以及目标反熔丝型现场可编程门阵列芯片；利用目标现场可编程门阵列芯片，对待处理任务进行负载均衡配置，得到目标控制逻辑网表；响应于接收到烧录指令，将与目标控制逻辑网表对应的位文件烧录至目标反熔丝型现场可编程门阵列芯片上。本公开还提供了一种反熔丝型现场可编程门阵列芯片的配置装置及系统。
-
公开(公告)号：CN118170699A
公开(公告)日：2024-06-11
申请号：CN202410587390.0
申请日：2024-05-13
申请人： 中国科学技术大学先进技术研究院
IPC分类号： G06F13/12 , G06F13/42 , G06F15/163
摘要： 本申请公开了一种数据传输方法、设备及存储介质、数据采集系统，属于数据处理技术领域。数据传输方法应用于处理器端，处理器端与多路选择器连接，多路选择器分别与FPGA端和数据交互内存连接，方法包括以下步骤：响应于FPGA端发送的中断信号，获取内存控制权，其中，中断信号为FPGA端将采集到的第一数据写入第一虚拟内存后产生的信号，第一虚拟内存为数据交互内存基于多路选择器映射至FPGA端的虚拟内存；基于内存控制权，从第二虚拟内存中读取第一数据，其中，第二虚拟内存为数据交互内存基于多路选择器映射至处理器端的虚拟内存。本申请解决了或者至少部分的解决了数据采集时系统功耗较高的技术问题。
-
公开(公告)号：CN118170699B
公开(公告)日：2024-07-30
申请号：CN202410587390.0
申请日：2024-05-13
申请人： 中国科学技术大学先进技术研究院
IPC分类号： G06F13/12 , G06F13/42 , G06F15/163
摘要： 本申请公开了一种数据传输方法、设备及存储介质、数据采集系统，属于数据处理技术领域。数据传输方法应用于处理器端，处理器端与多路选择器连接，多路选择器分别与FPGA端和数据交互内存连接，方法包括以下步骤：响应于FPGA端发送的中断信号，获取内存控制权，其中，中断信号为FPGA端将采集到的第一数据写入第一虚拟内存后产生的信号，第一虚拟内存为数据交互内存基于多路选择器映射至FPGA端的虚拟内存；基于内存控制权，从第二虚拟内存中读取第一数据，其中，第二虚拟内存为数据交互内存基于多路选择器映射至处理器端的虚拟内存。本申请解决了或者至少部分的解决了数据采集时系统功耗较高的技术问题。
-
-
-
-
-
-
-
-
-
搜索结果
75 条记录 (耗时 0.136 秒)
