-
公开(公告)号：CN114970844B
公开(公告)日：2024-11-05
申请号：CN202210031623.X
申请日：2022-01-12
申请人： 厦门壹普智慧科技有限公司
摘要： 本发明公开了一种通用神经网络张量处理器，由指令流内核、数据流内核、系统总线、指令流外设总线和数据流外设总线五个模块组成，通过内置的具有有限计算类型的、采用数据流计算技术实现的数据流内核，提供高算力、低能耗且高性能的数据计算，同时通过内置一个具有图灵完备指令集、可无限扩展计算类型、采用指令集计算技术实现的指令流内核，提供高灵活性的数据操作(搬运、组合等)，数据流内核主要负责高算力计算任务，指令流内核主要负责非计算类任务，数据流内核与指令流内核互为补充，从而实现具备算子可扩展能力、高算力、低能耗、高性能且灵活通用的神经网络加速计算。
-
公开(公告)号：CN112860596B
公开(公告)日：2023-12-22
申请号：CN202110167464.1
申请日：2021-02-07
申请人： 厦门壹普智慧科技有限公司
IPC分类号： G06F12/0802 , G06F12/0893 , G06N3/063
摘要： 本发明公开了一种神经网络张量处理器的数据流高速缓存装置，包括数据地址映射模块、数据地址生成模块、特征数据SRAM存储器和参数数据SRAM存储器；数据流高速缓存装置外部连接一个大容量的片外存储器和一个神经网络计算模块，片外存储器保存所有的特征数据和参数数据，数据流高速缓存装置用于根据神经网络计算模块正在计算的输出张量的行地址，通过数据地址生成模块、数据地址映射模块生成的特征地址和参数地址，预取对应的特征数据和参数数据并缓存在小容量的特征数据SRAM存储器和参数数据SRAM存储器中。数据流高速缓存装置的一次索引可以输出计算1行输出特征张量所需的大量数据(如几百个字节)，在数据流计算架构下，该装置拥有较高的存储效率。
-
公开(公告)号：CN116721382A
公开(公告)日：2023-09-08
申请号：CN202310571875.6
申请日：2023-05-19
申请人： 厦门壹普智慧科技有限公司
摘要： 一种智能电气仪表监测方法、系统及存储介质，其包括：获取采集图像，进行预定位处理，得到目标仪表箱内包括的目标仪表模块类型，以及对应的第一位置信息；获取目标仪表模块类型，通过神经网络算法对采集图像进行二次定位检测，得到每个目标仪表模块对应的第二位置信息；将第一位置信息与第二位置信息进行比对，判断二者的重合率是否大于或等于第一预设重合率，若是，则直接对每个目标仪表模块进行状态识别，若否，则采用第二位置信息替换第一位置信息后，再对每个目标仪表模块进行状态识别；实时监测每个目标仪表模块的状态。通过预定位处理与二次定位检测，能够保证监测位置的准确性，再进行状态识别，可有效提高识别准确率与系统鲁棒性。
-
公开(公告)号：CN112051981B
公开(公告)日：2023-09-01
申请号：CN202010969599.5
申请日：2020-09-15
申请人： 厦门壹普智慧科技有限公司
摘要： 本发明涉及人工智能技术领域，更具体地，涉及一种数据流水线计算路径结构及单线程数据流水线系统。所述数据流水线计算路径结构包括顺次连接的树状结构的乘法累加单元、线性结构的乘法累加单元、非线性结构的乘法累加单元；树状结构的乘法累加单元、线性结构的乘法累加单元、非线性结构的乘法累加单元接收所需处理的数据与参数并对其进行处理后流出数据流水线计算路径结构，得到处理后的最终数据。所述数据流水线计算路径结构是一种通用的数据流水线计算架构，能够更高效地进行人工智能领域的计算。
-
公开(公告)号：CN113656310B
公开(公告)日：2023-07-14
申请号：CN202110954160.X
申请日：2021-08-19
申请人： 厦门壹普智慧科技有限公司
IPC分类号： G06F11/36 , G06N3/0464 , G06N3/065
摘要： 本发明公开了一种神经网络张量处理器的内建自测试系统，包括内建自测试模块、选择器和神经网络张量处理模块，内建自测试模块位于外部总线与神经网络张量处理模块之间，神经网络张量处理模块通过一个总线接口和外部总线连接以实现总线信号的读写，而该总线接口通过一个由自测试使能信号控制的选择器切换到外部总线或内建自测试模块；内建自测试模块产生测试向量、控制测试流程、获取所述神经网络张量处理模块的测试结果并比对，最终通过自测试结束通过信号和自测试结束失败信号给出测试结论；神经网络张量处理模块通过一个自测试开始信号控制测试的开始和结束，根据测试流程接收测试向量执行相应的计算并输出测试结果。
-
公开(公告)号：CN112860218B
公开(公告)日：2023-07-11
申请号：CN202110167212.9
申请日：2021-02-07
申请人： 厦门壹普智慧科技有限公司
摘要： 本发明公开了一种用于FP16浮点数据和INT8整型数据运算的混合精度运算器，包括精度转换模块、运算单元、两个输入数据和一个、两个或四个输出数据；输入数据和输出数据采用EM16格式表达，EM16格式表达为16位数，包括FP16浮点表达、INT8整型表达和INT8双整型表达；两个输入数据分别为神经网络计算中的特征数据和参数数据；精度转换模块用于根据外部配置信息执行特征数据的在EM16格式各表达之间的精度转换；运算单元用于根据外部配置信息执行同为FP16浮点数据或同为INT8整型数据的两数据之间加法运算或乘法运算。本发明的混合精度运算器可以在计算过程中混合使用FP16浮点数据和INT8整型数据，使得该混合精度计算可以在神经网络计算任务中既拥有FP16的精度，又可以拥有INT8的速度。
-
公开(公告)号：CN115796248A
公开(公告)日：2023-03-14
申请号：CN202211331229.4
申请日：2022-10-28
申请人： 厦门壹普智慧科技有限公司
摘要： 本发明公开了一种基于分布式片上存储的多核张量处理器。所述多核张量处理器包括多个存算一体模块；存算一体模块包含两个主设备接口M0、M1以及两个从设备接口S0、S1；主设备接口与从设备接口由读/写通道和读/写返回通道组成；多个存算一体模块间采用首尾相接的方式进行互联；每个存算一体模块包括张量处理器、片上存储器、MUX2模块、MUX3模块、DEMUX2模块、DEMUX3模块、地址译码模块、标签译码模块和仲裁模块等模块，存算一体模块内部的张量处理器和片上存储器可以组成完整的计算系统，完成神经网络算法的计算。本发明具有高存储带宽的优点，拥有优秀的可扩展特性，可在保证高带宽且不增加互联复杂度的前提下，实现大规模的多核张量处理器。
-
公开(公告)号：CN112416295A
公开(公告)日：2021-02-26
申请号：CN202011427161.0
申请日：2020-12-09
申请人： 厦门壹普智慧科技有限公司
IPC分类号： G06F7/487
摘要： 本发明公开了一种用于浮点数据、张量数据运算的运算器，其中用于张量数据运算的运算器包括两个输入张量数据及其共享E值和一个输出张量数据及其共享E值，其中，所述张量数据的每个数用EF16数据格式的S+F表示，其中S为EF16数据的符号值，F为EF16数据的小数值；所述张量数据的共享E值为EF16数据的指数值；所述EF16数据的数值表示公式为：(‑1)signbit×2(‑exp onent)×fraction，其中，signbit为符号值；exp onent为指数值；fraction为小数值。所述运算器在执行乘法、加法等运算时，两个输入张量数据的S+F部分和共享E值部分无需进行数据转换，即可分别执行相乘或相加，可以有效简化张量数据的运算，提高张量数据的计算效率。
-
公开(公告)号：CN117151180A
公开(公告)日：2023-12-01
申请号：CN202311211284.4
申请日：2023-09-19
申请人： 厦门壹普智慧科技有限公司
摘要： 本发明公开了一种精简数据流指令集处理器，包含片上存储器、平面运算器、立方体运算器、点运算器、张量运算器和指令控制器；所述片上存储器直接从片外存储器读取并保存计算数据，所述计算数据用于平面运算器、立方体运算器和点运算器的计算；所述张量运算器直接从片外存储器获取数据，根据来自指令控制器的指令配置信息，对张量数据执行调换、拆分、聚合以及反向聚合操作；所述指令控制器直接从片外存储器获取指令，并根据指令向平面运算器、立方体运算器、点运算器或张量运算器发送指令配置信息。本处理器具备精简的、有限的计算类型，可在具备通用计算特性的同时，保持数据流计算架构的高效性，从而具备高算力、高主频、低能耗的优点。
-
公开(公告)号：CN113642713B
公开(公告)日：2023-08-01
申请号：CN202110955122.6
申请日：2021-08-19
申请人： 厦门壹普智慧科技有限公司
IPC分类号： G06N3/0464 , G06N3/065
摘要： 本发明公开了一种神经网络张量处理器的4D计算装置，包括片上存储单元、dat数据流处理单元、wt数据流处理单元、两个MAC计算阵列单元和两个累加单元；其中，片上存储单元用于保存4D计算装置计算所需的dat数据和wt数据；dat数据流处理单元用于接收来自所述片上存储单元的dat数据，并根据不同的计算模式整合该dat数据，最终形成后续计算所需的dat数据，并发送给两个MAC计算阵列单元；wt数据流处理单元用于接收来自所述片上存储单元的wt数据，并根据不同的计算模式整合该wt数据，最终形成后续计算所需的wt数据，并发送给两个MAC计算阵列单元；累加单元用于实现MAC计算阵列单元计算结果的累加操作，并将累加后的计算结果进行缓存、输出，用于后续计算。
-
-
-
-
-
-
-
-
-
搜索结果
42 条记录 (耗时 0.047 秒)
