公开(公告)号：CN108199917A

公开(公告)日：2018-06-22

申请号：CN201711462598.6

申请日：2017-12-28

Applicant: 南京理工大学

Inventor： 韦梦园 ,  何天豪 ,  李洪涛 ,  冯欣 ,  戴祥 ,  刘裕

IPC: H04L12/26 ,  H04L12/863 ,  H04L1/00

CPC classification number: H04L43/50 ,  H04L1/0028 ,  H04L1/0079 ,  H04L47/6245

Abstract: 本发明公开了一种基于FPGA的可编程精确网络报文构造单元，命令解析模块完成对接受到的上位机命令进行解析并过滤提取所需信息后分别送入信息存储与选择模块和报文发送模块，并回送收到命令请求指令给上位机；信息存储与选择模块完成对解析模块提取信息的存储并实时选择所需信息送入报文构造模块；报文构造模块则根据输入信息正确构造所需报文存入报文发送模块，并将构造报文产生的反馈信息存入信息存储与选择模块；报文发送模块则根据命令解析模块解析得到的命令完成对报文停、发、发送时序的控制，最终将报文发送至被测设备，并反馈发送端各统计信息给上位机。本发明可编程实现由上位机命令控制的多种发送模式及精确的速率调度。

公开(公告)号：CN106886146B

公开(公告)日：2019-08-30

申请号：CN201710011439.8

申请日：2017-01-06

Applicant: 南京理工大学

Inventor： 李洪涛 ,  潘琪 ,  何天豪 ,  冯欣 ,  朱熠良 ,  张昳 ,  韦梦园

IPC: G04F10/00

Abstract: 本发明公开了一种基于数字延时电路的TOA估计电路。该TOA估计电路由信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块组成。其中信号边沿产生模块利用数字延时电路根据被测信号的上升沿输出一个信号边沿脉冲，并将其输入到时间匹配模块。同步匹配脉冲模块利用数字延时电路在被测时间范围内依次输出一串匹配窄脉冲，并输出到时间匹配模块。时间匹配模块将输入的信号边沿脉冲与匹配窄脉冲进行处理，得到时间匹配信号，并输出到时间生成模块。时间生成模块根据输入的时间匹配信号输出达到时间。本发明通过对利用数字延时电路生成的窄脉冲对信号达到时间进行精确估计，具有较强的准确性、通用性以及适用性。

公开(公告)号：CN106886146A

公开(公告)日：2017-06-23

申请号：CN201710011439.8

申请日：2017-01-06

Applicant: 南京理工大学

Inventor： 李洪涛 ,  潘琪 ,  何天豪 ,  冯欣 ,  朱熠良 ,  张昳 ,  韦梦园

IPC: G04F10/00

Abstract: 本发明公开了一种基于数字延时电路的TOA估计电路。该TOA估计电路由信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块组成。其中信号边沿产生模块利用数字延时电路根据被测信号的上升沿输出一个信号边沿脉冲，并将其输入到时间匹配模块。同步匹配脉冲模块利用数字延时电路在被测时间范围内依次输出一串匹配窄脉冲，并输出到时间匹配模块。时间匹配模块将输入的信号边沿脉冲与匹配窄脉冲进行处理，得到时间匹配信号，并输出到时间生成模块。时间生成模块根据输入的时间匹配信号输出达到时间。本发明通过对利用数字延时电路生成的窄脉冲对信号达到时间进行精确估计，具有较强的准确性、通用性以及适用性。

公开(公告)号：CN106886147B

公开(公告)日：2019-08-30

申请号：CN201710011440.0

申请日：2017-01-06

Applicant: 南京理工大学

Inventor： 李洪涛 ,  张昳 ,  韦梦园 ,  毛臻韵 ,  朱熠良 ,  冯欣 ,  潘琪 ,  何天豪

IPC: G04F10/00

Abstract: 本发明公开了一种基于IODELAY固件的TOA估计电路。该TOA估计电路由信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块组成。其中信号边沿产生模块利用IODELAY固件根据被测信号的上升沿输出一个信号边沿脉冲，并将其输入到时间匹配模块。同步匹配脉冲模块利用IODELAY固件在被测时间范围内依次输出一串匹配窄脉冲，并输出到时间匹配模块。时间匹配模块将输入的信号边沿脉冲与匹配窄脉冲进行处理，得到时间匹配信号，并输出到时间生成模块。时间生成模块根据输入的时间匹配信号输出达到时间。本发明通过对利用IODELAY固件生成的窄脉冲对信号达到时间进行精确估计，具有较强的准确性、通用性以及适用性。

公开(公告)号：CN106886147A

公开(公告)日：2017-06-23

申请号：CN201710011440.0

申请日：2017-01-06

Applicant: 南京理工大学

Inventor： 李洪涛 ,  张昳 ,  韦梦园 ,  毛臻韵 ,  朱熠良 ,  冯欣 ,  潘琪 ,  何天豪

IPC: G04F10/00

Abstract: 本发明公开了一种基于IODELAY固件的TOA估计电路。该TOA估计电路由信号边沿产生模块、同步匹配脉冲产生模块、时间匹配模块和时间生成模块组成。其中信号边沿产生模块利用IODELAY固件根据被测信号的上升沿输出一个信号边沿脉冲，并将其输入到时间匹配模块。同步匹配脉冲模块利用IODELAY固件在被测时间范围内依次输出一串匹配窄脉冲，并输出到时间匹配模块。时间匹配模块将输入的信号边沿脉冲与匹配窄脉冲进行处理，得到时间匹配信号，并输出到时间生成模块。时间生成模块根据输入的时间匹配信号输出达到时间。本发明通过对利用IODELAY固件生成的窄脉冲对信号达到时间进行精确估计，具有较强的准确性、通用性以及适用性。