公开(公告)号：CN120065877A

公开(公告)日：2025-05-30

申请号：CN202510528078.9

申请日：2025-04-25

Applicant: 南京师范大学

Inventor： 闵富红 ,  李嘉欣 ,  杨锡麟 ,  陈徐乐 ,  刘晗曦

IPC: G05B19/042

Abstract: 大规模离散神经网络同步控制的MCU电路实现方法，针对现有神经网络同步检测困难、FPGA资源占用高及大规模电路部署不足等问题。首先通过化学突触耦合构建大规模神经网络并利用主稳定函数分析同步流形稳定性，对神经网络进行同步调控。然后基于AT32微控制器设计硬件电路，通过优化DMA数据传输与12位DAC模块，以低硬件成本完成高维网络高效部署，最终成功实现了200维Aihara神经网络电路并验证了硬件可行性，为脑疾病机制研究、物联网和保密通信等领域提供硬件基础，具备工程化应用潜力。

公开(公告)号：CN119272828B

公开(公告)日：2025-03-28

申请号：CN202411784038.2

申请日：2024-12-06

Applicant: 南京师范大学

Inventor： 闵富红 ,  杨锡麟 ,  李嘉欣 ,  康晔豪

IPC: G06N3/063 ,  G06N3/044 ,  G06N3/048 ,  G06F15/78

Abstract: 一种基于FPGA的分数阶忆阻Hopfield神经网络电路实现方法，采用Grünwald‑Letnikov分数阶导数定义和短时记忆原理，通过多段线性拟合双曲正切函数，完成分数阶忆阻Hopfield模型的FPGA电路实现。具体步骤包括分数阶积分和双曲正切函数的处理，通过Verilog代码编写并在Xilinx ISE中仿真。该方法结合短时记忆原理与资源高效的拟合算法，能在FPGA上生成高精度周期及混沌信号，具有广泛应用前景。

公开(公告)号：CN119272828A

公开(公告)日：2025-01-07

申请号：CN202411784038.2

申请日：2024-12-06

Applicant: 南京师范大学

Inventor： 闵富红 ,  杨锡麟 ,  李嘉欣 ,  康晔豪

IPC: G06N3/063 ,  G06N3/044 ,  G06N3/048 ,  G06F15/78

Abstract: 一种基于FPGA的分数阶忆阻Hopfield神经网络电路实现方法，采用Grünwald‑Letnikov分数阶导数定义和短时记忆原理，通过多段线性拟合双曲正切函数，完成分数阶忆阻Hopfield模型的FPGA电路实现。具体步骤包括分数阶积分和双曲正切函数的处理，通过Verilog代码编写并在Xilinx ISE中仿真。该方法结合短时记忆原理与资源高效的拟合算法，能在FPGA上生成高精度周期及混沌信号，具有广泛应用前景。