公开(公告)号：CN103809177A

公开(公告)日：2014-05-21

申请号：CN201310738571.0

申请日：2013-12-30

Applicant: 南京大学

Inventor： 潘红兵 ,  鲁亚楠 ,  李丽 ,  何书专 ,  鲁恒亚 ,  李伟 ,  沙金

IPC: G01S13/90

CPC classification number: G01S13/90 ,  G01S7/41

Abstract: 本发明涉及一种基于FPGA的雷达成像并行化方法，包括图像并行化、数据并行化以及流水并行化，对于相互独立的成像点：通过图像级的并行化处理，将成像任务平均分配到若干个芯片中并行执行；对于单个芯片中的成像任务，通过脉冲级的并行化处理，对各个像素点对应的图像源数据进行反投影运算，并将得到的反投影值输出；对于BP算法中反投影运算部分，通过流水级的并行化处理，将目标图像的像素点按行划分，从而完成像素点的反投影运算。有益效果为：采用混合并行化的方法，结合硬件资源条件，将图像域并行化、脉冲域并行化与流水级并行化相结合，并充分利用FPGA高速运行的优势，在运算单元内部采用流水线的并行化方法，使运算单元得到更充分的优化。

公开(公告)号：CN103729867A

公开(公告)日：2014-04-16

申请号：CN201410005665.1

申请日：2014-01-07

Applicant: 南京大学 ,  中国电子科技集团公司第十四研究所

Inventor： 李丽 ,  鲁恒亚 ,  潘红兵 ,  郑昱 ,  李磊 ,  鲁亚楠 ,  王堃 ,  孙敏敏

IPC: G06T11/00

Abstract: 本发明涉及一种基于BP反投影成像算法的硬件加速器，包括脉冲存储器，用于存储大量的脉冲数据；图像数据存储模块，包括至少两个连续的图像数据存储器，用于存储每次反投影运算前后的源数据和结果数据；反向投影运算单元，用于进行反投影运算，实现时延调整和相干累加功能；以及AHB接口，用于集成所述脉冲存储器、图像数据存储器以及反向投影运算单元，完成三者与AHB总线之间的信息交互。有益效果为：1）采用合适位宽的定点数代替一般使用的双精度浮点数来进行计算，这样做减小了运算误差以及逻辑资源的使用。其相位误差由11.25°减小到1.4°。（2）提出了反投影成像数据处理方法，实现各级流水线无缝对接，获得较高的数据吞吐率，有效实现算法的并行化。