公开(公告)号：CN112420521B

公开(公告)日：2024-08-20

申请号：CN202011233772.1

申请日：2020-11-06

Applicant: 南京大学

Inventor： 何勇礼 ,  万青

IPC: H01L21/44 ,  H01L21/34 ,  H01L29/423 ,  H01L29/788

Abstract: 本公开涉及一种基于顶栅非晶氧化物半导体浮栅晶体管的神经形态器件的制作方法，该晶体管可以包括源漏电极、沟道、叠层栅介质和顶栅电极，其中叠层栅介质为三层结构，包括电荷隧穿层、电荷存储层和电荷阻挡层。顶栅电极可以单独访问每一个浮栅晶体管对其进行读写操作，进而单独控制电荷存储层中的电荷量。通过顶栅电极控制电荷存储层中电荷量的多少来控制源漏电极之间沟道层的电导，也就是调制突触器件的权重。进而将器件集成为交叉阵列结构，加速神经形态计算中的矩阵运算，以降低功耗。该制作方法与目前的大规模集成电路工艺兼容，适合大规模生产。

公开(公告)号：CN112420521A

公开(公告)日：2021-02-26

申请号：CN202011233772.1

申请日：2020-11-06

Applicant: 南京大学

Inventor： 何勇礼 ,  万青

IPC: H01L21/44 ,  H01L21/34 ,  H01L29/423 ,  H01L29/788

Abstract: 本公开涉及一种基于非晶氧化物半导体浮栅晶体管的神经形态器件的制作方法，该晶体管可以包括源漏电极、沟道、叠层栅介质和栅电极，其中叠层栅介质为三层结构，包括电荷隧穿层、电荷存储层和电荷阻挡层。通过栅电极控制电荷存储层中电荷量的多少来控制源漏电极之间沟道层的电导，也就是调制突触器件的权重。进而将器件集成为交叉阵列结构，加速神经形态计算中的矩阵运算，以降低功耗。该制作方法与目前的大规模集成电路工艺兼容，适合大规模生产。

公开(公告)号：CN109801976A

公开(公告)日：2019-05-24

申请号：CN201910047232.5

申请日：2019-01-17

Applicant: 南京大学

Inventor： 高雅 ,  万青 ,  聂莎 ,  何勇礼

IPC: H01L29/786 ,  H01L29/423 ,  H01L29/51 ,  H01L21/34 ,  H01L21/441 ,  H03K3/3565 ,  B82Y30/00

Abstract: 本发明提出本发明提供一种基于双电层薄膜晶体管的施密特触发器及其制备方法。利用双电层晶体管的双电层电容效应及离子弛豫，在双电层晶体管的漏极或源极端串联一个分压电阻，构建简单的施密特触发器电路。所述双电层薄膜晶体管包括从下至上依次层叠设置的衬底、栅电极、栅介质层和半导体层，半导体层上表面还设置有源极和漏极；所述栅介质层为具有离子耦合效应，可以形成双电层电容效应的固态电解质材料。本发明只需要一个双电层晶体管即可实现施密特触发器，减少了电路中晶体管和电阻的数量，降低了工作电压、芯片面积、功耗及电路复杂度。