-
公开(公告)号：CN111276544B
公开(公告)日：2024-08-27
申请号：CN202010116585.9
申请日：2020-02-25
申请人： 南京华瑞微集成电路有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本发明公开一种优化电特性的DMOS及其制造方法。该方法包括在衬底上制作外延层，在外延层上制作第二导电类型的耐压环区；在外延层上侧刻蚀形成LTO沟槽，向LTO沟槽内填满二氧化硅，改变LTO沟槽的宽度和深度，可以改变LTO沟槽区域周围的电场分布和各电学参数。本发明的DMOS在Rsp增加较小的前提下，大幅增加BVDSS和降低电容参数，优化其输出特性，降低工作损耗，且与现有工艺平台兼容，工艺实现简单且工艺窗口足够。
-
公开(公告)号：CN115831759B
公开(公告)日：2023-05-02
申请号：CN202310145778.0
申请日：2023-02-22
申请人： 南京华瑞微集成电路有限公司
IPC分类号： H01L21/336 , H01L29/78 , H01L29/06
摘要： 本发明公开了一种集成SBD结构的SGT MOSFET及其制作方法。该方法包括在外延层上刻蚀形成多个沟槽，所述沟槽包括多个呈间隔设置的第一沟槽，两个相邻的第一沟槽设为一对，每对的两个第一沟槽一侧之间设有第二沟槽；在第一沟槽内制作控制栅多晶硅时，并在第二沟槽内同步制作形成源极多晶硅，在刻蚀形成连接孔时，同时将同属一对的两个第一沟槽上侧之间的介质层和屏蔽氧化层刻蚀掉，使得源极金属与同属一对的两个第一沟槽上侧之间外延层形成SBD结构。本发明可以大大节省芯片面积，大幅度降低寄生二极管的反向恢复时间，提高开关频率，降低开关损耗，改善栅极位置的电场峰值，避免栅氧提前击穿，提升外延纵向电场分布的均匀性。
-
公开(公告)号：CN115621127A
公开(公告)日：2023-01-17
申请号：CN202211556239.8
申请日：2022-12-06
申请人： 南京华瑞微集成电路有限公司
IPC分类号： H01L21/336 , H01L21/027 , H01L21/28 , H01L29/423 , H01L29/78
摘要： 本发明公开了一种基于两层光罩的沟槽MOSFET及其制造方法。该方法包括在外延层的表面淀积一层二氧化硅层，然后第一步刻蚀形成沟槽的上端部分，第二步刻蚀形成沟槽的下端部分，所述沟槽的上端部分侧壁向外倾斜设置，终端区内的相邻的两个沟槽的下端部分之间的距离为a，有源区内的相邻的两个沟槽的下端部分的中部之间的距离为b，a＜b，且其两端延伸至终端区内，并与终端区内用以引出gate的沟槽连接，有源区内的相邻的两个沟槽的下端部分的两端之间的距离缩小。本发明通过刻蚀工艺调整沟槽的形貌，以及结合版图结构设计，仅需两层光罩即可实现传统沟槽MOSFET的性能；工艺简单，可与传统工艺兼容，可减少制作成本。
-
公开(公告)号：CN114783951B
公开(公告)日：2022-09-02
申请号：CN202210673465.8
申请日：2022-06-15
申请人： 南京华瑞微集成电路有限公司
IPC分类号： H01L21/8234 , H01L21/8238 , H01L27/06
摘要： 本发明公开了一种提高栅极驱动能力的器件及其制作方法。该方法包括在衬底上侧制作外延层；在外延层内制作形成多个P型的Ring区；在外延层的上侧生长场氧层并刻蚀；在无场氧层覆盖的外延层上侧生长栅氧化层，并在栅氧化层的上侧沉积P型元素掺杂的多晶硅，然后刻蚀形成多晶硅电阻、PMOS的多晶硅栅、NMOS的多晶硅栅和VDMOS的多晶硅栅；在外延层的外端制作形成VDMOS截止环区，同时在Ring区内制作形成NMOS截止环区、NMOS源区和VDMOS源区，且对NMOS的多晶硅栅和VDMOS的多晶硅栅进行注入掺杂。本发明的器件可快速启动，延时关断，消除高频震荡，增加器件稳定性，降低功率损耗，降低封装成本。
-
公开(公告)号：CN113921400B
公开(公告)日：2022-03-25
申请号：CN202111496378.1
申请日：2021-12-09
申请人： 南京华瑞微集成电路有限公司
IPC分类号： H01L21/336 , H01L29/78
摘要： 本发明公开了一种集成鳍式SBD结构的沟槽栅MOSFET及其制造方法。该方法包括在外延层的上侧刻蚀形成外露于外延层上侧的SBD接触台，在SBD接触台两侧的外延层上侧淀积形成介质层，并在介质层上刻蚀形成金属淀积区；在第一阱区和第二阱区的上侧制作形成欧姆接触区，同时在SBD接触台的上侧及两侧制作形成SBD接触区，SBD接触区与SBD接触台配合形成鳍式SBD结构。本发通过SBD接触台与SBD接触区配合形成的鳍式SBD结构来提高器件的反向恢复速度，降低反向恢复时间Trr，并使SBD接触区由平面结构升级为三维立体结构，大辐增加接触面积，从而在Trr相同时，占用的芯片面积更小。
-
公开(公告)号：CN114141859A
公开(公告)日：2022-03-04
申请号：CN202111400657.3
申请日：2021-11-24
申请人： 南京华瑞微集成电路有限公司
IPC分类号： H01L29/06 , H01L29/786 , H01L21/336
摘要： 本发明公开了一种通过多晶硅条提高可靠性的MOS器件及其制造方法。该方法包括在有源区内的外延层上侧长栅氧化层，并在所述栅氧化层和场氧层的上侧沉积多晶硅，采用第二导电类型的杂质对所述多晶硅进行掺杂，然后对掺杂后的多晶硅进行刻蚀操作，以形成设置在栅氧化层上侧的多晶栅和多个间隔设置在场氧层上侧的多晶硅条。本发明通过在普通高压超结的终端区增加等距多晶硅条，几乎不增加制造成本且可以提高器件的高温工作寿命；提高芯片长时间处于高温、高压密闭空间内的抗腐蚀能力，增加器件的使用寿命和可靠性。
-
公开(公告)号：CN113921400A
公开(公告)日：2022-01-11
申请号：CN202111496378.1
申请日：2021-12-09
申请人： 南京华瑞微集成电路有限公司
IPC分类号： H01L21/336 , H01L29/78
摘要： 本发明公开了一种集成鳍式SBD结构的沟槽栅MOSFET及其制造方法。该方法包括在外延层的上侧刻蚀形成外露于外延层上侧的SBD接触台，在SBD接触台两侧的外延层上侧淀积形成介质层，并在介质层上刻蚀形成金属淀积区；在第一阱区和第二阱区的上侧制作形成欧姆接触区，同时在SBD接触台的上侧及两侧制作形成SBD接触区，SBD接触区与SBD接触台配合形成鳍式SBD结构。本发通过SBD接触台与SBD接触区配合形成的鳍式SBD结构来提高器件的反向恢复速度，降低反向恢复时间Trr，并使SBD接触区由平面结构升级为三维立体结构，大辐增加接触面积，从而在Trr相同时，占用的芯片面积更小。
-
公开(公告)号：CN111463281B
公开(公告)日：2021-08-17
申请号：CN202010235409.7
申请日：2020-03-30
申请人： 南京华瑞微集成电路有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L27/02 , H01L21/336
摘要： 本发明公开了集成启动管、采样管和电阻的高压超结DMOS结构。主MOS管、启动MOS管和采样MOS管的漏极连接在一起，采样MOS管的栅极连接主MOS管的栅极，启动MOS管的栅极经多晶电阻与启动MOS管的漏极连接；各MOS管通过N柱与P柱交替排列形成超结结构；相邻两个MOS管之间设置隔离结构，在每个隔离区，通过Ring注入将各P柱的顶端连接在一起，从而形成耐压环。本发明提高了电路的集成度，降低电路中启动损耗和电流采样损耗，从而降低待机功耗，提高能源转换效率。
-
公开(公告)号：CN111952373A
公开(公告)日：2020-11-17
申请号：CN202010811389.3
申请日：2020-08-13
申请人： 南京华瑞微集成电路有限公司
IPC分类号： H01L29/78 , H01L21/336 , H01L29/423
摘要： 本发明公开了一种具有高K介质沟槽栅的MOSFET及其制备方法，在栅氧化层内侧增加一层高K介质薄膜，所述高K介质薄膜的介电常数为栅氧化层的2-3倍。本发明通过增加一层致密的高K介质薄膜，可有效降低栅源漏电，提高沟槽底部的耐压能力，优化器件电特性。
-
公开(公告)号：CN111668292A
公开(公告)日：2020-09-15
申请号：CN202010655617.2
申请日：2020-07-09
申请人： 南京华瑞微集成电路有限公司
IPC分类号： H01L29/06 , H01L29/78 , H01L21/336
摘要： 本发明公开了一种改善EMI的深沟槽MOS器件及其制造方法。该器件包括衬底、若干层中间外延层和表面外延层，中间外延层和表面外延层内形成有沟槽，沟槽的底部设置在最底层的中间外延层内，沟槽内填充有第二导电类型的杂质，沟槽的两侧的每层中间外延层上侧形成若干个第一导电类型的pillar，第一导电类型的pillar的端部深入至沟槽的内部。本发明通过在沟槽的两侧设置若干个第一导电类型的pillar，从而改变沟槽内的第二导电类型的pillar的形状，使得开关过程中，Coss的充放电会变缓，减小了开关震荡，降低了开关噪声，EMI性能得到提升；且由于未增加整体的EPI厚度及光罩层，成本也不会增加。
-
-
-
-
-
-
-
-
-
搜索结果
73 条记录 (耗时 0.037 秒)
