公开(公告)号：CN115148789A

公开(公告)日：2022-10-04

申请号：CN202210872861.3

申请日：2022-07-21

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 陈正嵘 ,  钱文生 ,  陈思彤 ,  许昭昭 ,  宋婉 ,  刘冬华 ,  卫乐平

IPC分类号： H01L29/06 ,  H01L29/36 ,  H01L29/66

摘要： 一种半导体结构及其形成方法，其中形成方法包括：提供衬底，所述衬底包括器件区、以及包围所述器件区的保护环区；在所述器件区内形成功率器件、以及在所述保护环区内形成保护环，所述保护环内具有第一掺杂离子，其中，所述保护环内的第一掺杂离子由在形成所述功率器件过程中采用的部分掺杂工艺形成，所述保护环内的第一掺杂离子的电学类型与所述功率器件的器件类型不同。由于所述保护环的形成是利用形成所述功率器件中采用的必要的掺杂工艺同步形成，避免了额外采用光罩工艺和掺杂工艺形成所述保护环，有效减少了制程步骤和制程成本。

公开(公告)号：CN117153690A

公开(公告)日：2023-12-01

申请号：CN202311281525.2

申请日：2023-09-28

申请人： 华虹半导体(无锡)有限公司

发明人： 卫乐平 ,  邱立军 ,  程光 ,  吴珂 ,  刘秀勇 ,  马栋 ,  张继亮

IPC分类号： H01L21/336 ,  H01L29/423 ,  H01L29/06 ,  H01L29/10

摘要： 公开了一种沟槽型MOS器件的制作方法，包括：提供一衬底，衬底中形成有多个沟槽，衬底和沟槽的表面形成有栅介质层，沟槽内的栅介质层上形成有多晶硅层，多晶硅层填充沟槽，沟槽之间的衬底中形成有阱区，阱区中形成有第一重掺杂区，衬底上依次形成有第一介质层和第二介质层；在沟槽之间的第一介质层、第二介质层和衬底中形成通孔，通孔的底部位于阱区内且其深度深于第一重掺杂区，通孔用于形成接触孔；在通孔底部的衬底中形成非晶区；在非晶区中形成第二重掺杂区。通过在沟槽型MOS器件的制作过程中，在形成接触孔的通孔底部的衬底中形成非晶区，在非晶区中形成重掺杂区，从而降低了重掺杂区的横向扩散，改善了阈值电压偏差较大且离散的问题。

公开(公告)号：CN118471812A

公开(公告)日：2024-08-09

申请号：CN202410533500.5

申请日：2024-04-29

申请人： 华虹半导体(无锡)有限公司

发明人： 邱立军 ,  卫乐平 ,  程光 ,  王朋 ,  钱佳成 ,  刘秀勇

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/423 ,  H01L29/06

摘要： 本申请提供一种改善SGT MOSFET的EAS失效的方法，在元胞区内的屏蔽栅极介质层上方设置接触孔，直接将屏蔽栅极与源极金属相接，当发生雪崩时，位移电流直接通过接触孔从屏蔽栅极流到源极金属，降低屏蔽栅极和源极之间的接触电阻，使沿着屏蔽栅极的电势分布是均匀的，避免了非均匀电位分布引起的电流集中导致EAS失效。

公开(公告)号：CN118280841A

公开(公告)日：2024-07-02

申请号：CN202410338058.0

申请日：2024-03-22

申请人： 华虹半导体(无锡)有限公司

发明人： 王丽 ,  刘秀勇 ,  卫乐平 ,  许晨强 ,  马栋

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/423

摘要： 本申请涉及半导体集成电路制造技术领域，具体涉及一种SGT器件制造方法。SGT器件制造方法包括以下步骤：提供半导体层，刻蚀半导体层形成深沟槽结构；在深沟槽结构中制造位于深沟槽结构下部的屏蔽栅结构和将屏蔽栅结构与半导体层隔离开的第一氧化层，使得深沟槽结构的上部形成第一填充空间；在第一填充空间侧面和半导体层的上表面形成薄氧层；沉积控制栅多晶硅，使得控制栅多晶硅填充满带有薄氧层的第一填充空间；对控制栅多晶硅进行回刻蚀，去除第一填充空间以外区域的控制栅多晶硅，剩余在第一填充空间中的控制栅多晶硅为控制栅结构，控制栅结构的上表面形成凹陷；使得所述控制栅结构的尖角被氧化去除。