一种FPGA数字滤波器及其实现方法

    公开(公告)号:CN111277242A

    公开(公告)日:2020-06-12

    申请号:CN202010221510.7

    申请日:2020-03-26

    Abstract: 本发明公开了一种FPGA数字滤波器及其实现方法,包括三重积分器、寄存器组、加减组合逻辑电路、计时器及数据输出电路;三重积分器的输入端与输入信号连接,三重积分器的输出端与寄存器组的输入端连接,所述寄存器组的输出端与加减组合逻辑电路的输入端连接,加减组合逻辑电路的输出端与数据输出电路连接;所述寄存器组包括四个串联连接的寄存器,高频时钟信号分别与计时器、数据输出电路、寄存器组及三重积分器连接,所述计时器的输出信号分别与四个寄存器的使能端连接,每隔相同时间存储数据到寄存器组中。本发明滤波器资源占用少,输出不会有较大的延迟。

    基于确定学习与模式控制的永磁交流伺服智能控制系统

    公开(公告)号:CN110829934A

    公开(公告)日:2020-02-21

    申请号:CN201911183121.3

    申请日:2019-11-27

    Abstract: 本发明属于伺服系统领域,涉及一种基于确定学习与模式控制的永磁交流伺服智能控制系统,包括:信号检测模块、知识获取与存储模块、基于模式的控制模块,其中:信号检测模块的输入端与伺服电机相连,用于检测伺服电机的信息,输出分别传送至知识获取与存储模块和基于模式的控制模块;知识获取与存储模块的另一个输入端来自基于模式的控制模块,以判断是否进入确定学习模块并对非线性动态进行辨识,输出传送至基于模式的控制模块;基于模式的控制模块的另一个输出端传送至伺服电机,驱动伺服电机工作。本发明能够对不确定非线性动态影响下永磁交流伺服系统闭环动态实现局部准确辨识;能够快速切换控制器,提高伺服系统响应性能。

    一种FPGA数字滤波器
    3.
    实用新型

    公开(公告)号:CN211791464U

    公开(公告)日:2020-10-27

    申请号:CN202020401972.2

    申请日:2020-03-26

    Abstract: 本实用新型公开了一种FPGA数字滤波器,包括三重积分器、寄存器组、加减组合逻辑电路、计时器及数据输出电路;三重积分器的输入端与输入信号连接,三重积分器的输出端与寄存器组的输入端连接,所述寄存器组的输出端与加减组合逻辑电路的输入端连接,加减组合逻辑电路的输出端与数据输出电路连接;所述寄存器组包括四个串联连接的寄存器,高频时钟信号分别与计时器、数据输出电路、寄存器组及三重积分器连接,所述计时器的输出信号分别与四个寄存器的使能端连接,每隔相同时间存储数据到寄存器组中。本实用新型滤波器资源占用少,输出不会有较大的延迟。(ESM)同样的发明创造已同日申请发明专利

Patent Agency Ranking