公开(公告)号：CN115715390A

公开(公告)日：2023-02-24

申请号：CN202080101466.4

申请日：2020-07-02

Applicant: 华为技术有限公司

Inventor： 埃赫桑·希什·阿尔德斯塔尼·扎德 ,  陈维宇 ,  埃尔纳兹·易卜拉欣 ,  彭梁

IPC: G06F12/0862

Abstract: 一种装置包括处理器核和存储器层级结构。存储器层级结构包括主存储器以及主存储器与处理器核之间的一个或更多个缓存。多个硬件预取器耦合至存储器层级结构，并且预取控制电路耦合至多个硬件预取器。预取控制电路被配置成比较一个或更多个缓存性能度量在两个或更多个采样间隔内的改变并且响应于一个或更多个性能度量在至少第一采样间隔与第二采样间隔之间的改变来控制多个硬件预取器的操作。

公开(公告)号：CN111886581A

公开(公告)日：2020-11-03

申请号：CN201980020867.4

申请日：2019-04-10

Applicant: 华为技术有限公司

Inventor： 胡世文 ,  陈维宇 ,  迈克尔·周 ,  王倩 ,  周永彬 ,  杨丽霞 ,  杨宁

IPC: G06F9/30

Abstract: 本发明描述了能够提高流水线微处理器性能的分支预测技术。提出了一种具有分层分支预测结构的微处理器。分支预测器的分层结构包括：多周期预测器，提供非常准确的分支预测，但具有多个周期延迟；小而简单的分支预测器，可以向指令子集提供延迟为零周期的分支预测；快速中间级分支预测器，提供相对准确的分支预测，同时仍具有仅一个周期的低但非零延迟的指令预测。为了改善操作，高准确度高延迟分支方向预测器和快速低延迟分支方向预测器可以共享一个目标预测器。