-
公开(公告)号：CN115715390A
公开(公告)日：2023-02-24
申请号：CN202080101466.4
申请日：2020-07-02
Applicant: 华为技术有限公司
Inventor： 埃赫桑·希什·阿尔德斯塔尼·扎德 , 陈维宇 , 埃尔纳兹·易卜拉欣 , 彭梁
IPC: G06F12/0862
Abstract: 一种装置包括处理器核和存储器层级结构。存储器层级结构包括主存储器以及主存储器与处理器核之间的一个或更多个缓存。多个硬件预取器耦合至存储器层级结构，并且预取控制电路耦合至多个硬件预取器。预取控制电路被配置成比较一个或更多个缓存性能度量在两个或更多个采样间隔内的改变并且响应于一个或更多个性能度量在至少第一采样间隔与第二采样间隔之间的改变来控制多个硬件预取器的操作。
Search Results
1
records
(took 0.018 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
