多相交错并联buck迟滞比较控制芯片及供电系统

    公开(公告)号:CN116317554A

    公开(公告)日:2023-06-23

    申请号:CN202310218297.8

    申请日:2023-03-07

    Abstract: 本发明提供了一种多相交错并联buck迟滞比较控制芯片及供电系统,包括:buck变换器、探测电路、驱动器、迟滞比较器、门限宽度控制电路;buck变换器、探测电路、驱动器、迟滞比较器、门限宽度控制电路的数量分别为多个,一一对应;多相buck变换器之间为并联设计;迟滞比较器第一输入端接门限中值,输出端接驱动器输入端;驱动器输出端接buck变换器驱动输入端;多相buck变换器输出端相连,作为电压输出端;迟滞比较器与驱动器之间节点还接门限宽度控制电路输入端;迟滞比较器第二输入端还接门限宽度控制电路输出端,门限宽度控制电路的输出作为门限宽度的一半参与控制。本发明门限宽度可控,实现了固定开关频率和交错并联。

    一种基于电流斜率检测的全集成驱动芯片架构、电子设备

    公开(公告)号:CN116317476A

    公开(公告)日:2023-06-23

    申请号:CN202310280333.3

    申请日:2023-03-21

    Abstract: 本发明提供了一种基于电流斜率检测的全集成驱动芯片架构、电子设备,用于对第一功率管进行驱动;该架构包括反馈单元,对第一功率管的感应电压进行分压反馈;控制单元,提供控制信号;集成驱动单元,包括开通三段式驱动支路以及关断三段式驱动支路;开通三段式驱动支路用于将感应电压和第一参考电压进行比较并根据比较结果输出第一驱动电流至第三驱动电流至第一功率管的栅极,对其进行分阶段导通以同时对第一功率管的开通损耗和尖峰电流进行优化;关断三段式驱动支路用于将感应电压和第二参考电压进行比较并根据比较结果输出第四驱动电流至第六驱动电流至第一功率管的栅极,对其进行分阶段关断以同时对第一功率管的关断损耗和尖峰电压进行优化。

Patent Agency Ranking