-
公开(公告)号：CN113762483B
公开(公告)日：2024-02-09
申请号：CN202111089929.2
申请日：2021-09-16
Applicant: 华中科技大学
IPC: G06N3/063 , G06N3/0464 , G06F18/241 , G06F18/25
Abstract: 本发明公开了一种用于心电信号分割的1D U‑net神经网络处理器，属于人工智能及心电分析领域，包括：卷积模块，包括N×S个PE组形成的阵列，每一PE组用于完成四输入两输出的Winograd快速卷积运算，每一PE组包括四个PE单元形成的两级流水线结构，对输入的一维心电信号和特征图进行卷积操作，并最终输出一维心电信号的分割结果；池化模块，对输入的特征图进行池化操作；上采样模块，对输入的特征图进行数据插值，以扩展特征图中特征信号的长度；拼接模块，将上采样模块处理前的特征图中的全局信号与上采样模块处理后的特征图中的局部信号进行融合，以扩充特征图中的特征信息。对心电信号进行准确的分割与分类，并减小硬件结构的资源消耗。
-
公开(公告)号：CN112346704B
公开(公告)日：2021-09-17
申请号：CN202011319639.8
申请日：2020-11-23
Applicant: 华中科技大学
Abstract: 本发明公开了一种用于卷积神经网络的全流水线乘加单元阵列电路，其特征在于，包括多个乘加单元，所述多个乘加单元的排布方式为：单个乘加单元沿着第一方向重复排列n个，所述n个乘加单元通过级联的方式连接在一起形成乘加子模块；所述乘加子模块沿着第二方向重复排列m个形成乘加核模块；所述乘加核模块沿着第三方向重复排列i个形成一个包含n*m*i个所述乘加单元的所述阵列电路；其中m,n和i为不小于2的整数；所述第一、第二和第三方向均不同。本发明的电路能够有效提高数据的复用率，充分减少了运算单元的空闲时间，增大了卷积运算硬件实现的效率。
-
公开(公告)号：CN112463668A
公开(公告)日：2021-03-09
申请号：CN202011310989.8
申请日：2020-11-20
Applicant: 华中科技大学 , 浙江驰拓科技有限公司
Abstract: 本发明公开了一种基于STT‑MRAM的多通道高速数据访存结构，其特征在于，包括STT‑MRAM、高速总线、总线互联模块、多通道异步FIFO模块、通道仲裁器以及控制器；所述总线互联模块作为主机连接所述高速总线与所述多通道异步FIFO模块，通过调用所述高速总线来实现对所述STT‑MRAM的访问，完成所述多通道异步FIFO模块与STT‑MRAM之间的数据搬移；所述多通道异步FIFO模块用于缓存需要搬移的数据；所述通道仲裁器根据来自所述控制器的通道号，确定读写顺序和控制通道的转换；所述控制器用于产生访问所述STT‑MRAM的地址，同时接收来自连接着不同通道的设备的读写请求，并产生相应的通道号码输入给所述通道仲裁器。
-
公开(公告)号：CN103903047B
公开(公告)日：2017-02-15
申请号：CN201410119582.5
申请日：2014-03-27
Applicant: 华中科技大学
IPC: G06K19/077 , G06F7/72
Abstract: 本发明公开了一种适用于RFID安全通信的椭圆曲线加密协处理器，所述协处理器包括寄存器阵列、模算术逻辑单元和ECC协处理器指令控制器，所述寄存器阵列用于存储椭圆曲线加密计算过程中的椭圆曲线参数、私钥、计算过程数据以及计算结果；所述模算术逻辑单元包括加法电路、乘法电路、平方电路、控制单元和寄存器T，用于完成加法、乘法、平方运算；所述ECC协处理器指令控制器用于对所述模算数逻辑单元发送加法、乘法、平方和移动指令，接收模算术逻辑单元计算得到的结果，并根据所述结果进行点加倍点计算以完成椭圆曲线点乘计算。本发明的椭圆曲线加密协处理器具有面积小、低功耗和高安全性的特点，适用于RFID标签芯片。
-
公开(公告)号：CN1450383A
公开(公告)日：2003-10-22
申请号：CN03119023.5
申请日：2003-04-30
Applicant: 华中科技大学
Abstract: 包层调制波导型电光调制器，属光通信器件技术领域。解决波导传播损耗和芯层出现的较大双折射问题。本发明由芯层和包层构成，包层采用非线性电光材料、芯层采用无电光活性材料，通过只对波导的包层采用电光材料，使得波导的有效折射率随调制电压变化，从而达到调制的目的。采用本发明，可以降低调制器的传输损耗，增加行波电极与波导之间的耦合长度，从而提高调制频率。
-
Patent Agency Ranking
公开(公告)号：CN113922777A
公开(公告)日：2022-01-11
申请号：CN202111025129.4
申请日：2021-09-02
Applicant: 华中科技大学
IPC: H03G3/30
Abstract: 本发明公开了一种基于E类功率放大器的功率控制电路，属于射频集成电路领域，包括：数字控制模块，产生与目标功率值对应的数字控制比特并输出；数模转换模块，输入连接数字控制模块的输出，将数字控制比特转换为相应的直流偏置电压并通过第一输出端口输出；功率放大模块，输入侧设置偏置电路，偏置电路的偏置节点连接第一输出端口，外部的方波信号在偏置电路的作用下输入到功率放大模块，方波信号为非理想方波信号，直流偏置电压改变方波信号的直流偏置以调节实际输入到功率放大模块的信号的占空比，从而调节功率放大模块的输出功率。利用实际电路中传输的方波信号的非理想特性，通过控制输入信号直流偏置实现占空比调节，简化电路设计复杂度。
-
公开(公告)号：CN104182202B
公开(公告)日：2017-06-20
申请号：CN201310192755.1
申请日：2013-05-22
Applicant: 华中科技大学
IPC: G06F7/58
Abstract: 本发明公开了集成电路设计领域中的一种振荡器及其构成的真随机数发生电路。振荡器采用新型结构，主回路采用的结构可以为四边形、八边形、十二边形等结构，即4n边形结构，其中n为大于零的整数，真随机数发生电路包括快速振荡器、慢速振荡器、异或电路、时钟电路、系统时钟电路和采样电路。振荡器为真随机数发生电路提供随机源，构成快速振荡器和慢速振荡器并受两个外部使能信号a和b控制，快速振荡器和慢速振荡器的输出端信号相异或输出初级随机数种子，时钟电路和系统时钟电路控制采样电路对初级随机数种子进行两次采样，产生真随机数序列，该真随机数发生电路解决了真随机数序列随机性差、周期性出现的问题。
-
公开(公告)号：CN113922777B
公开(公告)日：2024-11-19
申请号：CN202111025129.4
申请日：2021-09-02
Applicant: 华中科技大学
IPC: H03G3/30
Abstract: 本发明公开了一种基于E类功率放大器的功率控制电路，属于射频集成电路领域，包括：数字控制模块，产生与目标功率值对应的数字控制比特并输出；数模转换模块，输入连接数字控制模块的输出，将数字控制比特转换为相应的直流偏置电压并通过第一输出端口输出；功率放大模块，输入侧设置偏置电路，偏置电路的偏置节点连接第一输出端口，外部的方波信号在偏置电路的作用下输入到功率放大模块，方波信号为非理想方波信号，直流偏置电压改变方波信号的直流偏置以调节实际输入到功率放大模块的信号的占空比，从而调节功率放大模块的输出功率。利用实际电路中传输的方波信号的非理想特性，通过控制输入信号直流偏置实现占空比调节，简化电路设计复杂度。
-
公开(公告)号：CN115174173B
公开(公告)日：2024-05-14
申请号：CN202210724482.X
申请日：2022-06-23
Applicant: 华中科技大学
IPC: H04L9/40
Abstract: 本发明公开了一种云环境下工业信息物理系统的全局安全博弈决策方法，根据全局入侵检测证据获取攻击策略集和安全防御策略集；分析攻、防整体的对抗过程，建立攻防非合作博弈模型；分析云环境下工业信息物理系统子系统间的协同防御过程，建立协同防御合作博弈模型；考虑子系统间的耦合关系，计算子系统个体收益值，根据修正Shapley值求得整体收益值；最后求解双层混合安全博弈，得最优全局安全策略。该方法利用了云端的全局视角，充分考虑了攻、防整体的博弈对抗过程以及云环境下工业信息物理系统防御时子系统间的相互影响，实现了最优全局安全策略的决策。
-
公开(公告)号：CN112346703A
公开(公告)日：2021-02-09
申请号：CN202011326338.8
申请日：2020-11-24
Applicant: 华中科技大学 , 浙江驰拓科技有限公司
Abstract: 本发明公开了一种用于卷积神经网络计算的全局平均池化电路，包括累加器和移位寄存器，所述累加器用于对卷积层中每层的卷积运算结果进行累加，所述移位寄存器用于对所述累加器的累加结果进行移位操作，并在移位完成后向所述累加器输出复位信号。在进行全局平均池化层操作计算时，将累加器中输出的数据用简单的移位操作替代了除法操作得到全局平均池化层的计算结果，能够有效提高计算资源的利用率，加快整体系统的计算速度。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.026 seconds)
