-
公开(公告)号：CN102916012A
公开(公告)日：2013-02-06
申请号：CN201210377136.5
申请日：2012-10-08
Applicant: 华东光电集成器件研究所
IPC: H01L27/06 , H01L23/538
Abstract: 本发明涉及一种多层衬底组装的集成电路，包括：底层衬底（b）上面设置至少一个上层衬底（2），一组引线柱（1a）分别穿过所有的上层衬底上相应的套装孔并用导电胶或绝缘胶将引线柱连接固定，每两层相邻的衬底之间的每个引线柱（1a）上分别套装一个隔离柱（3），这样可以组装多层衬底。本发明的有益效果是：通过采用创新设计的多层衬底组装技术，可以将常规混合集成电路衬底组装密度提高最少2倍以上，具有衬底组装工艺加工简洁易行、衬底组装密度高、适用广泛的显著效果。相比先进的MCM技术，该发明具有加工成本低的优点。
Search Results
1
records
(took 0.023 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
