公开(公告)号：CN101416319B

公开(公告)日：2011-04-20

申请号：CN200580051663.5

申请日：2005-11-16

申请人： 半南实验室公司 ,  密西西比州立大学

发明人： 成林 ,  M·S·马佐拉

IPC分类号： H01L29/74 ,  H01L29/80 ,  H01L31/111 ,  H01L31/112

CPC分类号： H01L29/8083 ,  H01L29/0619 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/66909

摘要： 本发明描述了半导体器件和制造器件的方法。器件可以在SiC中实现并且可以包括外延生长n型漂移层和p型开槽栅区、以及位于开槽p型栅区顶上的外延再生长n型平整沟道区。源区可以被外延再生长于沟道区顶上或选择性注入到沟道区中。然后可以形成对源区、栅区和漏区的欧姆接触。器件可以包括边缘终端结构诸如保护环、结终端扩展(JTE)、或其它合适的p-n阻断结构。器件可以被制造为具有不同的阈值电压，并且对于相同的沟道掺杂可以被实现为耗尽型和增强型工作模式。器件可被用于分立功率晶体管以及用在数字、模拟、和单片微波集成电路中。

公开(公告)号：CN102136501A

公开(公告)日：2011-07-27

申请号：CN201110043935.4

申请日：2005-11-16

申请人： 半南实验室公司 ,  密西西比州立大学

发明人： 成林 ,  M·S·马佐拉

IPC分类号： H01L29/808 ,  H01L29/06 ,  H01L29/10 ,  H01L21/337

CPC分类号： H01L29/8083 ,  H01L29/0619 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/66909

摘要： 本发明描述了半导体器件和制造器件的方法，涉及具有埋栅的垂直沟道结型场效应晶体管(VJFET)以及制造这些器件的方法。器件可以在SiC中实现并且可以包括外延生长n型漂移层和p型开槽栅区、以及位于开槽p型栅区顶上的外延再生长n型平整沟道区。源区可以被外延再生长于沟道区顶上或选择性注入到沟道区中。然后可以形成对源区、栅区和漏区的欧姆接触。器件可以包括边缘终端结构诸如保护环、结终端扩展(JTE)、或其它合适的p-n阻断结构。器件可以被制造为具有不同的阈值电压，并且对于相同的沟道掺杂可以被实现为耗尽型和增强型工作模式。器件可被用于分立功率晶体管以及用在数字、模拟、和单片微波集成电路中。

公开(公告)号：CN101416319A

公开(公告)日：2009-04-22

申请号：CN200580051663.5

申请日：2005-11-16

申请人： 半南实验室公司 ,  密西西比州立大学

发明人： 成林 ,  M·S·马佐拉

IPC分类号： H01L29/74 ,  H01L29/80 ,  H01L31/111 ,  H01L31/112

CPC分类号： H01L29/8083 ,  H01L29/0619 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/66909

摘要： 本发明描述了半导体器件和制造器件的方法。器件可以在SiC中实现并且可以包括外延生长n型漂移层和p型开槽栅区、以及位于开槽p型栅区顶上的外延再生长n型平整沟道区。源区可以被外延再生长于沟道区顶上或选择性注入到沟道区中。然后可以形成对源区、栅区和漏区的欧姆接触。器件可以包括边缘终端结构诸如保护环、结终端扩展(JTE)、或其它合适的p－n阻断结构。器件可以被制造为具有不同的阈值电压，并且对于相同的沟道掺杂可以被实现为耗尽型和增强型工作模式。器件可被用于分立功率晶体管以及用在数字、模拟、和单片微波集成电路中。

公开(公告)号：CN101467262A

公开(公告)日：2009-06-24

申请号：CN200780020722.1

申请日：2007-04-03

申请人： 半南实验室公司

发明人： 迈克尔·S·马佐拉 ,  成林

IPC分类号： H01L29/872 ,  H01L21/04 ,  H01L29/06 ,  H01L29/24

CPC分类号： H01L29/872 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/8611

摘要： 本发明涉及结势垒肖特基(JBS)整流器器件及其制造方法。该器件包括外延生长的第一n型漂移层和p型区，以形成p型区之间或顶部上的p+－n结和自平坦化的外延过生长第二n型漂移区。该器件可包括边缘终止结构，例如露出或埋入的p+－n保护环、再生长或注入的结终止延伸(JTE)区、或向下蚀刻至衬底的“深”台面。第二n型漂移区的肖特基触点和p型区的欧姆触点共同构成阳极。阴极可由晶片背侧的n型区的欧姆触点形成。该器件可用于单片的数字、模拟和微波集成电路。

公开(公告)号：CN101467262B

公开(公告)日：2012-01-04

申请号：CN200780020722.1

申请日：2007-04-03

申请人： 半南实验室公司

发明人： 迈克尔·S·马佐拉 ,  成林

IPC分类号： H01L29/872 ,  H01L21/04 ,  H01L29/06 ,  H01L29/24

CPC分类号： H01L29/872 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/8611

摘要： 本发明涉及结势垒肖特基(JBS)整流器器件及其制造方法。该器件包括外延生长的第一n型漂移层和p型区，以形成p型区之间或顶部上的p+-n结和自平坦化的外延过生长第二n型漂移区。该器件可包括边缘终止结构，例如露出或埋入的p+-n保护环、再生长或注入的结终止延伸(JTE)区、或向下蚀刻至衬底的“深”台面。第二n型漂移区的肖特基触点和p型区的欧姆触点共同构成阳极。阴极可由晶片背侧的n型区的欧姆触点形成。该器件可用于单片的数字、模拟和微波集成电路。