-
公开(公告)号：CN114386568A
公开(公告)日：2022-04-22
申请号：CN202111571289.9
申请日：2021-12-21
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于FPGA的卷积神经网络加速器，属于目标检测技术领域。该方法中，将所述卷积神经网络加速器设计为包括：主机：用于将输入图像数据及权重参数发送给PCIE DMA模块，以及从PCIE DMA模块接收输出结果；运算模块：用于对来自图像数据缓存模块的输入的图像数据和来自权重数据缓存模块的权重参数进行卷积、池化以及逻辑回归运算。本发明通过加速器设计，优化了硬件的能效比，保证了目标检测任务的实时性和稳定性。
-
公开(公告)号：CN119225758A
公开(公告)日：2024-12-31
申请号：CN202411248013.0
申请日：2024-09-06
Applicant: 北京计算机技术及应用研究所
IPC: G06F8/65 , G06F15/163 , G06F15/78
Abstract: 本发明涉及一种基于BPI接口逻辑实现FPGA在线升级的系统及方法，属于计算机技术领域。本发明针对FPGA需要远程在线升级应用场景，基于BPI接口的高并行性设计了FPGA在线升级系统及方法，能够实现更优性能的FPGA在线升级系统。
-
公开(公告)号：CN116756080A
公开(公告)日：2023-09-15
申请号：CN202310736899.2
申请日：2023-06-21
Applicant: 北京计算机技术及应用研究所
IPC: G06F15/78 , G06F12/0831 , G06F9/50 , G06F12/02 , G06F18/24
Abstract: 本发明涉及一种基于FPGA的TCPIP协议栈的实现方法，属于网络通信技术领域。本发明设计的一种由FPGA纯逻辑实现的TCP/IP协议栈，可与主流操作系统协议栈稳定通信，FPGA协议栈核心代码易于移植，与其它FPGA外围处理逻辑耦合性低；相比传统资源占用率高、性能低的软核轻量级协议栈，本发明的方案由纯逻辑实现，资源占用率低，性能高。
-
公开(公告)号：CN116633487A
公开(公告)日：2023-08-22
申请号：CN202310535278.8
申请日：2023-05-12
Applicant: 北京计算机技术及应用研究所
IPC: H04L1/00
Abstract: 本发明涉及一种基于纠错技术的数据链路传输系统及方法，属于数据链路传输技术领域。本发明中，在发送端的数据流中加入冗余编码，接收端根据冗余编码对传输中产生的误码做自动纠错，这种方法拥有较强的纠正突发和随机错误的能力，使接收端不需要请求重发就可以得到正确的数据流，避免了握手和重传，提高了传输效率。同时加入了流控功能，保证了数据流的完整传输。
-
公开(公告)号：CN115454901A
公开(公告)日：2022-12-09
申请号：CN202211033710.5
申请日：2022-08-26
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于FPGA的LVDS高速通信系统及方法，属于LVDS通信技术领域。本发明通过对LVDS电路和对应的FPGA程序模块的设计，实现了FPGA芯片之间的高速通信，并且实现了数据包流控以及错误重传功能，从而实现了可靠传输。
-
Patent Agency Ranking
公开(公告)号：CN119254846A
公开(公告)日：2025-01-03
申请号：CN202411313613.0
申请日：2024-09-20
Applicant: 北京计算机技术及应用研究所
IPC: H04L69/08 , H04L67/133
Abstract: 本发明涉及一种基于XVC协议的国产FPGA的远程调试系统及方法，属于FPGA调试技术领域。本发明基于XVC(Xilinx Virtual Cable)协议设计了一种适用于国产FPGA的远程调试系统及方法，解决了FPGA远程在线调试及更新问题，优化了国产FPGA的设计调试流程。
-
公开(公告)号：CN114915604A
公开(公告)日：2022-08-16
申请号：CN202210561007.5
申请日：2022-05-23
Applicant: 北京计算机技术及应用研究所
Inventor： 侯运通 , 张红磊 , 龚清生 , 聂煜桐 , 邓硕 , 沈月峰 , 王吕大 , 杨帆 , 孙大东 , 陕振 , 徐海旭 , 濮约刚 , 张明庆 , 贾振华 , 赵明亮 , 王艳 , 李正坤
IPC: H04L49/90 , H04L49/901
Abstract: 本发明涉及一种基于FPGA的降低网络链路层拥塞的系统与方法，属于流量控制技术领域。本发明的系统中，所设计的DDR3SRAM的外部缓存大大减少了终端的MAC控制器收到暂停帧的次数，减少了网络的拥塞行为，使终端中的MAC控制器发送行为更加流畅。
-
公开(公告)号：CN113779320A
公开(公告)日：2021-12-10
申请号：CN202110947466.2
申请日：2021-08-18
Applicant: 北京计算机技术及应用研究所
IPC: G06F16/901 , G06F16/9032 , G06F16/23
Abstract: 本发明涉及一种表项存储地址冲突的解决方法，涉及数据通信技术领域。本发明在配置新增表项时，先用表项关键字缩位计算表项地址，如果地址空闲，直接将表项写入该地址；如果地址被占用，则可能发生了地址冲突，此时读取存储器中表项内容，判断表项内容中的关键字缩位计算得到的地址，是否是表项当前存放的地址，如果是，则判定发生地址冲突，将新增表项通过链表的方式链接到存储器中；如果表项内容中的关键字缩位计算得到的地址，与该表项地址不一致，则将新增表项写入该地址，而将原表项移到另一空闲地址，然后更新原表项链表中“下一个表项地址”字段。本发明既不增加表项存储空间，又能解决表项存储地址冲突问题，同时还能维持较好的处理性能。
-
公开(公告)号：CN113346978A
公开(公告)日：2021-09-03
申请号：CN202110563176.8
申请日：2021-05-24
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种异步串行LVDS高速稳定传输系统及方法，涉及数据传输技术领域。本发明在发送端对数据流用多项式进行加扰操作，使数据更具有随机性，对数据流用8b/10b编码，保证传输过程中0和1的平衡，通过控制字动态调整接收数据延迟和相位，能够保证接收数据的时序正确性，从而能够保证接收端采样数据的稳定性，利用本发明的异步串行LVDS高速稳定传输系统实现的LVDS接口链路速度最高达1.25G/s。
-
公开(公告)号：CN116894252A
公开(公告)日：2023-10-17
申请号：CN202310898485.X
申请日：2023-07-21
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于可信模块的CPLD管控方法，属于计算平台技术领域。本发明通过对计算平台硬件电路改进以及对数据包格式的修改，实现了TCM对CPLD的校验、配置和实时监控，有效避免了CPLD上电时或运行时被篡改或替换，消除了主动度量流程被旁路的隐患。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.028 seconds)
