-
公开(公告)号：CN103091665A
公开(公告)日：2013-05-08
申请号：CN201310041200.7
申请日：2013-02-01
Applicant: 北京航空航天大学
Abstract: 本发明提供一种压缩感知合成孔径雷达射频干扰抑制处理方法，该方法的步骤为：步骤（1）、基于RFI分量在频域明显的稀疏特征，建立RFI信号的压缩感知模型；步骤（2）、采用贪婪算法结合最小描述长度估计出RFI分量的稀疏度；步骤（3）、对每个脉冲的回波信号，估计RFI信号分量并在时域直接滤除；步骤（4）、应用常规的压缩感知SAR重构算法实现成像处理。本发明基于RFI分量在频域的稀疏特性，建立了基于压缩感知理论的RFI稀疏模型，并采用迭代贪婪算法估计和滤除回波信号中的RFI分量，有效抑制了窄带和宽带RFI信号。
-
公开(公告)号：CN101610095B
公开(公告)日：2013-05-08
申请号：CN200910084003.7
申请日：2009-05-12
Applicant: 北京航空航天大学
IPC: H04B1/7163 , H04B1/16
Abstract: 本发明涉及一种基于FPGA的超宽带射频数字接收机装置及其实现方法，该装置包括：ADC模块，FPGA模块，EPROM模块，DAC模块、电源模块；ADC模块与FPGA模块及电源模块连接；完成射频模拟信号到数字信号的转换功能；FPGA模块分别与ADC模块、DAC模块、EPROM模块、电源模块连接；FPGA模块为接收机信号处理核心模块，完成数字信号的数字下变频、基带信号的相关处理、处理结果输出和控制模拟信号输出；EPROM模块与FPGA模块及电源模块连接；用于存储FPGA内的程序代码；DAC模块与FPGA模块连接，与电源模块连接；DAC模块完成射频接收机的模拟信号输出功能；电源模块提供整个系统工作所需电压。
-
公开(公告)号：CN103091665B
公开(公告)日：2015-03-11
申请号：CN201310041200.7
申请日：2013-02-01
Applicant: 北京航空航天大学
Abstract: 本发明提供一种压缩感知合成孔径雷达射频干扰抑制处理方法，该方法的步骤为：步骤（1）基于RFI分量在频域明显的稀疏特征，建立RFI信号的压缩感知模型；步骤（2）采用贪婪算法结合最小描述长度估计出RFI分量的稀疏度；步骤（3）对每个脉冲的回波信号，估计RFI信号分量并在时域直接滤除；步骤（4）应用常规的压缩感知SAR重构算法实现成像处理。本发明基于RFI分量在频域的稀疏特性，建立了基于压缩感知理论的RFI稀疏模型，并采用迭代贪婪算法估计和滤除回波信号中的RFI分量，有效抑制了窄带和宽带RFI信号。
-
公开(公告)号：CN103267964A
公开(公告)日：2013-08-28
申请号：CN201310150106.5
申请日：2013-04-21
Applicant: 北京航空航天大学
IPC: G01S7/41
Abstract: 本发明提供一种基于低秩矩阵恢复的弹载导引头雷达ΣΔ-STAP方法，该方法步骤为：（1）基于单脉冲制导体制雷达，建立弹载导引头雷达ΣΔ-STAP信号模型；（2）采用ΣΔ-STAP方法预处理海杂波，产生距离多普勒数据矩阵；（3）采用RPCA技术从距离多普勒数据矩阵中分离出含有目标成分的稀疏矩阵；（4）从距离多普勒谱图中检测出运动目标。本发明基于单脉冲制导体制雷达，建立弹载导引头雷达ΣΔ-STAP信号模型，首先采用ΣΔ-STAP方法预处理海杂波，产生STAP预处理后的距离多普勒谱，然后利用RPCA技术从距离多普勒数据矩阵中分离出含有目标成分的稀疏矩阵，最后从距离多普勒谱图中有效地检测出运动目标。
-
公开(公告)号：CN101576619B
公开(公告)日：2012-01-04
申请号：CN200910083843.1
申请日：2009-05-07
Applicant: 北京航空航天大学
IPC: G01S7/282
Abstract: 本发明一种基于FPGA的UWB雷达信号模拟器，包括：PC104接口模块、RAM模块、FPGA模块和高速DAC模块；PC104接口模块完成与PC104形式的主机通过PCI协议完成数据传输；RAM模块采用6片32位宽的ZBT-SRAM作为数据缓存；FPGA模块采用Xilinx公司推出的Virtex-4系列产品XC4VLX40，包括：PCI接口控制模块、RAM控制模块、高速DAC控制模块、雷达波形控制模块；高速DAC模块选择ADI公司的AD9736；上述各模块之间通过FPGA模块内部的控制模块实现彼此间的连接，PC104接口控制模块完成FPGA模块与PC104接口模块的对接，控制上位机产生的数据由PC104接口模块传输到FPGA模块内部；RAM控制模块完成FPGA模块与RAM模块的对接，实现了数据在FPGA与ZBT-SRAM之间的传输；高速DAC控制模块完成FPGA模块与高速DAC模块的对接，控制高速DAC模块产生各种雷达波形。
-
Patent Agency Ranking
公开(公告)号：CN101975939A
公开(公告)日：2011-02-16
申请号：CN201010295649.2
申请日：2010-09-28
Applicant: 北京航空航天大学 , 中国科学院电子学研究所
IPC: G01S7/295
Abstract: 一种基于压缩感知理论的多普勒解模糊处理方法步骤为：(1)利用Q重PRF值对总相参处理期内的连续回波脉冲进行非均匀采样；(2)设计目标可能的多普勒频率范围，并保证Q重PRF值在该多普勒频率范围内无多普勒盲区；(3)利用总相参处理期内采样数据的时域欠采样特性及待检测目标在可能的多普勒频率范围内频谱的稀疏特性，构造CS模型；(4)采用OMP重构算法解CS模型，直接估计无模糊多普勒谱的幅度响应。本发明消除了雷达系统采用的PRF重数对待检测目标数目的限制。同时在采用OMP重构算法解CS模型时(估计无模糊多普勒幅度响应)考虑了噪声对重构结果地影响，进行了去噪声运算，因此避免了常规方法受测量误差影响出现虚假值的情况。
-
公开(公告)号：CN101975939B
公开(公告)日：2013-07-17
申请号：CN201010295649.2
申请日：2010-09-28
Applicant: 北京航空航天大学 , 中国科学院电子学研究所
IPC: G01S13/53
Abstract: 一种基于压缩感知理论的多普勒解模糊处理方法步骤为：(1)利用Q重PRF值对总相参处理期内的连续回波脉冲进行非均匀采样；(2)设计目标可能的多普勒频率范围，并保证Q重PRF值在该多普勒频率范围内无多普勒盲区；(3)利用总相参处理期内采样数据的时域欠采样特性及待检测目标在可能的多普勒频率范围内频谱的稀疏特性，构造CS模型；(4)采用OMP重构算法解CS模型，直接估计无模糊多普勒谱的幅度响应。本发明消除了雷达系统采用的PRF重数对待检测目标数目的限制。同时在采用OMP重构算法解CS模型时(估计无模糊多普勒幅度响应)考虑了噪声对重构结果地影响，进行了去噪声运算，因此避免了常规方法受测量误差影响出现虚假值的情况。
-
公开(公告)号：CN101610095A
公开(公告)日：2009-12-23
申请号：CN200910084003.7
申请日：2009-05-12
Applicant: 北京航空航天大学
IPC: H04B1/69
Abstract: 本发明涉及一种基于FPGA的超宽带射频数字接收机装置及其实现方法，该装置包括：ADC模块，FPGA模块，EPROM模块，DAC模块、电源模块；ADC模块与FPGA模块及电源模块连接；完成射频模拟信号到数字信号的转换功能；FPGA模块分别与ADC模块、DAC模块、EPROM模块、电源模块连接；FPGA模块为接收机信号处理核心模块，完成数字信号的数字下变频、基带信号的相关处理、处理结果输出和控制模拟信号输出；EPROM模块与FPGA模块及电源模块连接；用于存储FPGA内的程序代码；DAC模块与FPGA模块连接，与电源模块连接；DAC模块完成射频接收机的模拟信号输出功能；电源模块提供整个系统工作所需电压。
-
公开(公告)号：CN101576619A
公开(公告)日：2009-11-11
申请号：CN200910083843.1
申请日：2009-05-07
Applicant: 北京航空航天大学
IPC: G01S7/282
Abstract: 本发明一种基于FPGA的UWB雷达信号模拟器，包括：PC104接口模块、RAM模块、FPGA模块和高速DAC模块；PC104接口模块完成与PC104形式的主机通过PCI协议完成数据传输；RAM模块采用6片32位宽的ZBT－SRAM作为数据缓存；FPGA模块采用Xilinx公司推出的Virtex－4系列产品XC4VLX40，包括：PCI接口控制模块、RAM控制模块、高速DAC控制模块、雷达波形控制模块；高速DAC模块选择ADI公司的AD9736；上述各模块之间通过FPGA模块内部的控制模块实现彼此间的连接，PC104接口控制模块完成FPGA模块与PC104接口模块的对接，控制上位机产生的数据由PC104接口模块传输到FPGA模块内部；RAM控制模块完成FPGA模块与RAM模块的对接，实现了数据在FPGA与ZBT－SRAM之间的传输；高速DAC控制模块完成FPGA模块与高速DAC模块的对接，控制高速DAC模块产生各种雷达波形。
-
公开(公告)号：CN201497807U
公开(公告)日：2010-06-02
申请号：CN200920107854.4
申请日：2009-05-07
Applicant: 北京航空航天大学
IPC: G01S7/282
Abstract: 本实用新型一种基于FPGA的UWB雷达信号模拟器，包括：PC104接口模块、RAM模块、FPGA模块和高速DAC模块；PC104接口模块完成与PC104形式的主机通过PCI协议完成数据传输；RAM模块采用6片32位宽的ZBT-SRAM作为数据缓存；FPGA模块采用Xilinx公司推出的Virtex-4系列产品XC4VLX40，包括：PCI接口控制模块、RAM控制模块、高速DAC控制模块、雷达波形控制模块；高速DAC模块选择ADI公司的AD9736；上述各模块之间通过FPGA模块内部的控制模块实现彼此间的连接，PC104接口控制模块完成FPGA模块与PC104接口模块的对接，控制上位机产生的数据由PC104接口模块传输到FPGA模块内部；RAM控制模块完成FPGA模块与RAM模块的对接，实现了数据在FPGA与ZBT-SRAM之间的传输；高速DAC控制模块完成FPGA模块与高速DAC模块的对接，控制高速DAC模块产生各种雷达波形。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.033 seconds)
