-
公开(公告)号：CN105245303A
公开(公告)日：2016-01-13
申请号：CN201510543977.2
申请日：2015-08-28
Applicant: 北京理工大学
Abstract: 本发明公开了一种高速突发解调同步系统，其差分检测模块的输入为具有N倍于符号速率的固定采样率的数字基带信号，通过差分检测找到数字基带信号的导频序列第一个符号中最接近最佳采样点的点；数字AGC模块对数字基带信号进行幅度补偿；符号同步模块估计幅度补偿后的数字基带信号的符号定时误差，并采用线性插值来获得导频序列中每个符号的最佳采样点；粗频偏同步模块通过导频序列的最佳采样点估计频偏并进行频偏恢复；粗相位恢复模块，对频偏恢复后的导频序列最佳采样点来估计相偏并进行相偏恢复；锁相环模块通过二阶锁相环来快速跟踪残余小频偏和小相偏，实现精载波同步。该方法具有非常高的检测概率。
-
公开(公告)号：CN105245303B
公开(公告)日：2017-08-29
申请号：CN201510543977.2
申请日：2015-08-28
Applicant: 北京理工大学
Abstract: 本发明公开了一种高速突发解调同步系统，其差分检测模块的输入为具有N倍于符号速率的固定采样率的数字基带信号，通过差分检测找到数字基带信号的导频序列第一个符号中最接近最佳采样点的点；数字AGC模块对数字基带信号进行幅度补偿；符号同步模块估计幅度补偿后的数字基带信号的符号定时误差，并采用线性插值来获得导频序列中每个符号的最佳采样点；粗频偏同步模块通过导频序列的最佳采样点估计频偏并进行频偏恢复；粗相位恢复模块，对频偏恢复后的导频序列最佳采样点来估计相偏并进行相偏恢复；锁相环模块通过二阶锁相环来快速跟踪残余小频偏和小相偏，实现精载波同步。该方法具有非常高的检测概率。
-
Search Results
2
records
(took 0.014 seconds)
