-
公开(公告)号：CN101604225A
公开(公告)日：2009-12-16
申请号：CN200910087848.1
申请日：2009-06-24
Applicant: 北京理工大学
Abstract: 本发明涉及一种32通道同步信号采集板，属于数据采集技术领域。该采集板包括：模拟信号输入接口模块、多路时钟分配模块、数模转换模块、采集控制和处理传输模块、存储模块和电源模块，具有最高65MSPS的采样率，325MHz的模拟输入带宽，可同时对32路中频模拟信号进行同步采集和预处理，实现了高采样率和多通道同步信号采集，并解决了高速数据传输和大容量数据存储困难的问题。
-
公开(公告)号：CN101969378A
公开(公告)日：2011-02-09
申请号：CN201010527284.1
申请日：2010-10-26
Applicant: 北京理工大学
IPC: H04L12/02
Abstract: 本发明为基于交换机的可扩展DSPEED-DSP-Q6474信号处理板，属于高速实时信号处理领域。包括一个单核DSP处理节点、四个三核DSP处理节点、一个FPGA处理节点、一个串行RapidIO交换机模块、CPCI 6U标准板型；单核DSP处理节点由一片TMS320C6455和一组容量为512MB的DDR2 SDRAM组成；三核DSP处理节点由一片TMS320C6474和一组容量为512MB的DDR2 SDRAM组成；FPGA处理节点由一片XC5VSX95T或者XC5VLX110T和两组容量各为512MB的DDR2SDRAM组成；本发明克服已有高速实时信号处理板卡处理器间数据交换带宽小且接口协议不统一、板间可扩展性差的问题。
-
公开(公告)号：CN101587498A
公开(公告)日：2009-11-25
申请号：CN200910087847.7
申请日：2009-06-24
Applicant: 北京理工大学
Abstract: 本发明涉及一种双模式信号采集板，属于数据采集技术领域。该采集板包括包括电源模块、时钟模块、功分器模块、ADC模块、多路分配模块、数据预处理模块、数据缓存模块、控制接口模块和主控模块，可以实现两种模式数据采集、多种触发方式控制、数据缓存、数据预处理、数据传输等功能。解决了在GSPS数据采集速率下的通道间同步、多种触发方式控制、数据预处理以及传输、数据缓存、时钟网络分布难于实现的问题，还解决了利用两片2GSPS采样率的ADC芯片实现交织采样的技术问题。适合应用于SAR雷达回波信号采集、雷达信号侦察接收、储频干扰、软件无线电等对采样速率、输入带宽要求极高的数据采集场合。
-
公开(公告)号：CN101587499B
公开(公告)日：2010-12-08
申请号：CN200910087849.6
申请日：2009-06-24
Applicant: 北京理工大学
Abstract: 本发明涉及一种多通道信号采集系统，属于数字信号处理技术领域。该系统包括：1个时钟模块，2个双通道高速数据采集模块，8个NAND存储模块，1个转存模块，1个二次底板模块，1个主控模块和1个客户端模块，能够以4路900MHz的采样率对模拟信号进行实时采集存储，具有3TB的存储容量。本发明采用NAND存储体作为存储介质，具有设备体积小、功耗低的优点，并且通过时钟使能信号、采样触发信号与采样时钟的同步化处理以及信号延迟的精确设计，实现了4路采集通道的同步一致性。
-
公开(公告)号：CN101587498B
公开(公告)日：2010-11-10
申请号：CN200910087847.7
申请日：2009-06-24
Applicant: 北京理工大学
Abstract: 本发明涉及一种双模式信号采集板，属于数据采集技术领域。该采集板包括包括电源模块、时钟模块、功分器模块、ADC模块、多路分配模块、数据预处理模块、数据缓存模块、控制接口模块和主控模块，可以实现两种模式数据采集、多种触发方式控制、数据缓存、数据预处理、数据传输等功能。解决了在GSPS数据采集速率下的通道间同步、多种触发方式控制、数据预处理以及传输、数据缓存、时钟网络分布难于实现的问题，还解决了利用两片2GSPS采样率的ADC芯片实现交织采样的技术问题。适合应用于SAR雷达回波信号采集、雷达信号侦察接收、储频干扰、软件无线电等对采样速率、输入带宽要求极高的数据采集场合。
-
Patent Agency Ranking
公开(公告)号：CN101588175A
公开(公告)日：2009-11-25
申请号：CN200910087850.9
申请日：2009-06-24
Applicant: 北京理工大学
IPC: H03K19/177 , G06F17/00 , G06F7/00 , H04L12/40 , G06F15/00
Abstract: 本发明涉及一种FPGA信号处理板，属于数字信号处理技术领域。该处理板包括一个电源模块、四个FPGA处理子模块、一个FPGA收发模块、一个互联芯片组模块和一个FPGA加载模块，FPGA处理子模块和FPGA收发模块采用全互联方式连接，每两个模块间的互联带宽高达1.6B/s。本处理板通过PCI总线、RapidIO总线以及源同步接口实现了对外的多种高速接口，并搭载了容量为4GB的DDR SDRAM，存储带宽高达10688MB/s。采用DSP+CPLD+NAND的配置组合使板上FPGA具有灵活的配置方式。本发明适合应用于信号处理实时性要求苛刻的场合，如雷达信号处理、图像处理、通讯基站等。
-
公开(公告)号：CN101587499A
公开(公告)日：2009-11-25
申请号：CN200910087849.6
申请日：2009-06-24
Applicant: 北京理工大学
Abstract: 本发明涉及一种多通道信号采集系统，属于数字信号处理技术领域。该系统包括：1个时钟模块，2个双通道高速数据采集模块，8个NAND存储模块，1个转存模块，1个二次底板模块，1个主控模块和1个客户端模块，能够以4路900MHz的采样率对模拟信号进行实时采集存储，具有3TB的存储容量。本发明采用NAND存储体作为存储介质，具有设备体积小、功耗低的优点，并且通过时钟使能信号、采样触发信号与采样时钟的同步化处理以及信号延迟的精确设计，实现了4路采集通道的同步一致性。
-
公开(公告)号：CN101969378B
公开(公告)日：2012-09-19
申请号：CN201010527284.1
申请日：2010-10-26
Applicant: 北京理工大学
IPC: H04L12/02
Abstract: 本发明为基于交换机的可扩展DSPEED-DSP-Q6474信号处理板，属于高速实时信号处理领域。包括一个单核DSP处理节点、四个三核DSP处理节点、一个FPGA处理节点、一个串行RapidIO交换机模块、CPCI 6U标准板型；单核DSP处理节点由一片TMS320C6455和一组容量为512MB的DDR2 SDRAM组成；三核DSP处理节点由一片TMS320C6474和一组容量为512MB的DDR2 SDRAM组成；FPGA处理节点由一片XC5VSX95T或者XC5VLX110T和两组容量各为512MB的DDR2SDRAM组成；本发明克服已有高速实时信号处理板卡处理器间数据交换带宽小且接口协议不统一、板间可扩展性差的问题。
-
公开(公告)号：CN101588175B
公开(公告)日：2011-05-04
申请号：CN200910087850.9
申请日：2009-06-24
Applicant: 北京理工大学
IPC: H03K19/177 , G06F17/00 , G06F7/00 , H04L12/40 , G06F15/00
Abstract: 本发明涉及一种FPGA信号处理板，属于数字信号处理技术领域。该处理板包括一个电源模块、四个FPGA处理子模块、一个FPGA收发模块、一个互联芯片组模块和一个FPGA加载模块，FPGA处理子模块和FPGA收发模块采用全互联方式连接，每两个模块间的互联带宽高达1.6B/s。本处理板通过PCI总线、RapidIO总线以及源同步接口实现了对外的多种高速接口，并搭载了容量为4GB的DDRSDRAM，存储带宽高达10688MB/s。采用DSP+CPLD+NAND的配置组合使板上FPGA具有灵活的配置方式。本发明适合应用于信号处理实时性要求苛刻的场合，如雷达信号处理、图像处理、通讯基站等。
-
公开(公告)号：CN201465110U
公开(公告)日：2010-05-12
申请号：CN200920109019.4
申请日：2009-06-29
Applicant: 北京理工大学
Abstract: 本实用新型涉及一种32通道同步信号采集板，属于数据采集技术领域。该采集板包括：模拟信号输入接口模块、多路时钟分配模块、数模转换模块、采集控制和处理传输模块、存储模块和电源模块，具有最高65MSPS的采样率，325MHz的模拟输入带宽，可同时对32路中频模拟信号进行同步采集和预处理，实现了高采样率和多通道同步信号采集，并解决了高速数据传输和大容量数据存储困难的问题。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.017 seconds)
