一种基于二次注入及数字锁频环的快速启动晶体振荡器

    公开(公告)号:CN114244354B

    公开(公告)日:2024-06-07

    申请号:CN202111586144.6

    申请日:2021-12-21

    Abstract: 本发明涉及一种基于二次注入及数字锁频环的快速启动晶体振荡器,属于时钟生成技术领域。包括石英晶体振荡器、鉴频器、逐次逼近逻辑电路、环形流控振荡器、分频器、三态门以及数字控制模块;石英晶体振荡器采用皮尔斯结构三点放大器;鉴频器由计数器和寄存器构成;环形流控振荡器由7bit开关电流镜和三级环形振荡器组成。石英晶体振荡器与8分频器相连,8分频器与鉴频器相连,鉴频器与逐次逼近逻辑电路相连,逐次逼近逻辑电路与流控振荡器相连,流控振荡器与鉴频鉴相器、16分频器相连,16分频器通过三态门与晶体振荡器的晶体谐振器两端相连。所述架构中鉴频器、逐次逼近逻辑电路、数字控制模块、分频器、三态门均由数字电路实现,在低成本低功耗的前提下使晶体振荡器在极短时间内输出稳定的参考频率;将晶振启动时间从ms级提升到μs级;数字锁频环工作在低占空比的间歇模式下,引入的功耗可忽略不计。

    一种以电源地为输出翻转中心的精密低边双向电流检测放大器

    公开(公告)号:CN117081518A

    公开(公告)日:2023-11-17

    申请号:CN202311100208.6

    申请日:2023-08-29

    Abstract: 本发明属于电流检测装置,涉及一种以电源地为输出翻转中心的精密低边双向电流检测放大器,包括共模电平抬升器、斩波稳定失调补偿电路、双向放大电路以及输出级。共模电平抬升器根据电阻R1与输入电阻RIN之比放大近地差分信号Vsensor;斩波稳定失调补偿电路采样共模电平抬升器的失调与噪声并进行补偿;双向放大电路对Vsensor进一步放大,通过斩波调制技术,抑制自身失调与噪声,并根据Vsensor的极性控制输出级切换,实现以电源地为输出翻转中心的双向电流检测。所述电流检测放大器使用斩波稳定技术与斩波调制技术,降低电路失调和噪声;采用双向放大电路,使得输出电平不依赖外部参考电压,输出电压VOUT以电源地为输出翻转中心,依据ROUT/RIN精密放大输入电压Vsensor的绝对值。

    一种基于双比较器的低成本的降压型DC-DC变换器

    公开(公告)号:CN116647122A

    公开(公告)日:2023-08-25

    申请号:CN202310375926.8

    申请日:2023-04-10

    Abstract: 本发明属于电源管理技术领域,涉及一种基于双比较器的低成本的降压型DC‑DC变换器,包括控制模块、驱动电路、功率级、复用比较器、零电平比较器、数字开关及延时单元。所述控制模块与驱动电路相连,驱动电路与功率级相连,功率级与复用比较器和零电平比较器相连,复用比较器和零电平比较器的输出信号共同控制驱动功率级;所述复用比较器的正相和反相输入端通过数字开关切换,将所需电流降低三分之一,并通过反相输入端的MOS管源极串联电阻设置失调电压。所述变换器只包含MOS管和电阻,无大电容,低成本且低功耗,输出电压稳定,电压纹波小;所述降压型DC‑DC变换器通过片外RC吸收电路对振铃进行抑制,防止功率管击穿。

    一种数字化的无片内电阻电容的降压型DC-DC变换器

    公开(公告)号:CN116155095A

    公开(公告)日:2023-05-23

    申请号:CN202310193726.0

    申请日:2023-02-28

    Abstract: 本发明涉及一种数字化的无片内电阻电容的降压型DC‑DC变换器,属于电源管理技术领域。包括数字控制逻辑、驱动模块、误差比较器、高钳位比较器、低钳位比较器、延时模块及功率开关管。提出一种数字化的基于比较器和数字单元的结构,使用纯MOS管,片内无电阻电容,实现低功耗、高效率的DC‑DC变换器;且电路实现简单,无复杂的模拟模块,只有3个比较器、1个数字控制逻辑、1个数字驱动级、1个功率级和3个相同延时模块,降低电源芯片的总体功耗和硬件成本。DC‑DC变换器在1.8~3.6V的输入电压范围内,可得到1.2~2.8V的稳定输出电压,在负载电流0~50mA、工艺角和温度变化下的峰峰值纹波小于7mV;在重载(50mA)时电源效率可达90%以上,轻载(1mA)时可达73%以上。

    高频宽带高精度锁相环性能增强技术

    公开(公告)号:CN112953528B

    公开(公告)日:2022-12-23

    申请号:CN202110306101.1

    申请日:2021-03-23

    Abstract: 本发明提出了对于飞速发展的无线通信系统中重要的电路模块——锁相环的各种性能增强技术,使其具有高频、宽带、高精度等优点,包括三个技术内容:射频模块高频增益倍增技术,在普通的差分共源放大电路基础上,引入了负电阻耦合对管技术以提升电路整体跨导进而提升增益;基于累加器和Δ‑Σ调制器的两级小数分频技术,使得在小数分频的精度非常高时,电路的功耗与面积不会同单级小数分频器一样呈几何增长;高线性度与大输出范围的电荷泵技术,提升了电荷泵的工作频率,降低了失配。本发明所提出的三种电路模块一般集成于锁相环中使用。

    一种基于逐次逼近逻辑的锁相环全数字频带切换技术

    公开(公告)号:CN112953520A

    公开(公告)日:2021-06-11

    申请号:CN202110306065.9

    申请日:2021-03-23

    Abstract: 本发明针对目前无线通信系统常常采用的多频段频率源技术,提出了一种基于逐次逼近逻辑的锁相环全数字频带切换技术。提出频带切换电路结构包括分频器、鉴频器和逐次逼近逻辑模块。的其优势在于:全部电路采用数字CMOS逻辑实现,功耗极低,并且实现简单;电路最高工作频率可达130MHz;电路共四种工作模式,并且自动进行模式选择;支持最高4个核心、每个核心128个频带的频带选择分辨率,精度极高,并且切换响应速度快。

    一种超宽带低噪声快速起振频率源

    公开(公告)号:CN112865790A

    公开(公告)日:2021-05-28

    申请号:CN202011628990.5

    申请日:2020-12-31

    Abstract: 本发明针对频率源日益高涨的性能要求,如超宽带、低噪声、低功耗等,采用快速起振技术、噪声抑制技术、频带拓宽技术,实现了一种超宽带低噪声快速起振频率源。该设计可覆盖3.5GHz‑7.7GHz输出频率范围,且在6ns内迅速实现电路输出频率稳定,噪声抑制措施也将保证频率源的相位噪声在覆盖的频带范围内低于‑120dBc/Hz@1MHz。本发明既可作为频率源单独使用,也可集成至锁相环电路中,方便应用于超宽带、低噪声、低功耗等场景。

    一种用于通信和测距的超宽带调频复合型收发机

    公开(公告)号:CN109547052A

    公开(公告)日:2019-03-29

    申请号:CN201811480905.8

    申请日:2018-12-05

    Abstract: 本发明涉及一种用于通信和测距的超宽带调频复合型收发机,属于短距离无线通信以及短距离传感网络技术领域。通过采用可再生型射频FM解调器和中频时延技术,巧妙地将FM-UWB收发机和调频连续波FMCW雷达合二为一,使整个系统兼具通信与测距两种功能。该收发机系统中,包含双通道环形压控振荡器、推挽功率放大器、电流复用型低噪声放大器和可再生射频FM解调器等在内的低成本射频模块随同差分弛豫振荡器,可以在通信与测距两种模式下共用,节约了大量功耗。仅有两组结构简单的中频模块,即FSK解调器和时间数字转换器TDC,分别为两种模式下的专用模块。前者用以恢复无线传输的原始数据,而后者用来实现高精度测距。

    一种通过电流复用实现超低功耗的超宽带调频发射机

    公开(公告)号:CN114024558B

    公开(公告)日:2023-02-24

    申请号:CN202111296644.6

    申请日:2021-11-04

    Abstract: 本发明提出一种通过电流复用来实现超低功耗的超宽带调频发射机。该发射机可以集成至超宽带调频雷达或通信系统中使用,其目的是显著地降低发射机模块在整个超宽带调频收发机系统中所产生的功耗。所设计的压控振荡器和功率振荡器堆叠模块能够将所需要的电源电压降低到1.4V,通过射频电流复用技术将所需电流降低50%。若采用标准电源电压1.8V的180nm CMOS工艺,功耗可降低50%;若采用标准电源电压1.2V的65nm CMOS工艺,功耗可降低41.7%。当工艺电压更高时,所提出发射机的功耗优化愈加明显。本发明提出的发射机可应用在不同的超宽带集成收发机中,基于电流复用的低功耗设计使本发明可应用在各种超低功耗的场景中。

    一种通过电流复用实现超低功耗的超宽带调频发射机

    公开(公告)号:CN114024558A

    公开(公告)日:2022-02-08

    申请号:CN202111296644.6

    申请日:2021-11-04

    Abstract: 本发明提出一种通过电流复用来实现超低功耗的超宽带调频发射机。该发射机可以集成至超宽带调频雷达或通信系统中使用,其目的是显著地降低发射机模块在整个超宽带调频收发机系统中所产生的功耗。所设计的压控振荡器和功率振荡器堆叠模块能够将所需要的电源电压降低到1.4V,通过射频电流复用技术将所需电流降低50%。若采用标准电源电压1.8V的180nm CMOS工艺,功耗可降低50%;若采用标准电源电压1.2V的65nm CMOS工艺,功耗可降低41.7%。当工艺电压更高时,所提出发射机的功耗优化愈加明显。本发明提出的发射机可应用在不同的超宽带集成收发机中,基于电流复用的低功耗设计使本发明可应用在各种超低功耗的场景中。

Patent Agency Ranking