一种基于系数关系结构的分段小数延时滤波方法

    公开(公告)号:CN114221637B

    公开(公告)日:2024-06-11

    申请号:CN202111411687.4

    申请日:2021-11-25

    IPC分类号: H03H17/02

    摘要: 本发明提供一种基于系数关系结构的分段小数延时滤波方法,解决了现有基于minimax设计算法的可变小数延时滤波器的实现结构复杂度较高等问题。利用Farrow结构原理进行分解后,实际可变小数延时滤波器由多个并行FIR子滤波器及延时控制单元组成。利用系数对称结构,相邻FIR子滤波器可以使用相同的滤波器系数实现,从而降低了实现结构复杂度,通过不断地优化每个子滤波器系数,使得实际可变小数延时滤波器可变频率响应峰值误差达到最小。

    一种时域补偿结合频域均衡级联结构的通道校正方法

    公开(公告)号:CN115913839A

    公开(公告)日:2023-04-04

    申请号:CN202211348837.6

    申请日:2022-10-31

    发明人: 郑哲 周扬 王潜 刘浩

    IPC分类号: H04L25/03

    摘要: 本发明公开了一种时域补偿结合频域均衡级联结构的通道校正方法,该方法先对不同通道间的延时差进行高精度延时补偿,之后级联均衡滤波来进行通道校正。采用该方法可对多阵元阵列天线时延分布大,幅相失真严重的系统进行更好的校正,其可适用性、可实现性更强。本发明的技术方案为:一种时域补偿结合频域均衡级联结构的通道校正方法,针对多阵源天线采用级联的两级校正单元来进行通道校正。第一级校正单元采用整数延时存储器结合定义域等间隔分段的可变小数延时滤波器,对多阵源天线不同通道间的时延分布进行补偿。第二级校正单元采用基于加权最小二乘准则对时延补偿后的通道幅度进行均衡。

    一种基于自适应分段算法的小数延时滤波方法

    公开(公告)号:CN114189229A

    公开(公告)日:2022-03-15

    申请号:CN202111411024.2

    申请日:2021-11-25

    IPC分类号: H03H17/02

    摘要: 本发明提供一种基于自适应分段算法的小数延时滤波方法,解决了现有基于minimax设计算法的可变小数延时滤波器的实现结构复杂度较高等问题。本发明利用Farrow结构原理进行分解后,实际可变小数延时滤波器由多个并行FIR子滤波器及延时控制单元组成,通过不断地优化每个子滤波器系数,使得实际可变小数延时滤波器可变频率响应峰值误差达到最小。

    一种基于查找表的功放非线性模拟方法

    公开(公告)号:CN106777533B

    公开(公告)日:2020-06-09

    申请号:CN201611053481.8

    申请日:2016-11-24

    IPC分类号: G06F30/367

    摘要: 本发明公开了一种基于查找表的功放非线性模拟方法,包括如下步骤:据功放的幅度非线性AM‑AM特性与幅相转换非线性AM‑PM特性建立查找表LUT;接收任意功率的复基带输入信号x(t),在模拟域对其进行可控增益放大,产生初态功率调整后信号xG(t);对xG(t)进行A/D采样,产生其对应的数字域A/D采样信号xG(m),对xG(m)进行模拟域AGC粗调+数字域功率因子微调,得到xF(m),计算得到xF(m)瞬时模值与辅角,然后计算LUT地址;查AM‑AM查找表和AM‑PM查找表,产生功放非线性模拟输出信号的瞬时模值和瞬时辅角;计算得到以同相与正交分量表示的功放非线性模拟输出数字信号,进行D/A转换,即可产生最终的功放非线性模拟输出信号。本发明具有适用范围广、通用性强、模拟精度高等突出优点。

    基于高精度延时外放技术的通用化测控信道模拟方法

    公开(公告)号:CN105659938B

    公开(公告)日:2015-04-01

    申请号:CN201318000477.6

    申请日:2013-01-31

    IPC分类号: H04B17/00 H04B7/005

    摘要: 本发明提供一种基于高精度延时外放技术的通用化测控信道模拟方法,其基本实施过程如下:利用本振信号对输入信号Sup(t)进行正交下变频,得到复基带输入信号SupB(t);对星地时间延时τ(t)进行离散化处理;以Ts为采样间隔对复基带输入信号SupB(t)进行采样,得到复基带输入信号的采样序列,然后对其进行初始整周期αin的延时得到SupB1(n);从SupB1(n)中选择相应数据至小数延时滤波器进行滤波;将采样序列以Ts为间隔进行D/A转换,并经重构滤波后得到复基带信号的延时重构信号SuprB(t);依据星地时间延时τ(t),精确产生信号SupD(t),并将其正交调制到上,以得到固定本振信号的延时重构信号SupL1(t);将复基带信号的延时重构信号SuprB(t)和固定本振信号的延时重构信号SupL1(t)按下式合成,以得到最终的模拟输出信号Supr(t)。

    基于非等间隔分段的改进Farrow结构小数延时设计方法

    公开(公告)号:CN115642897A

    公开(公告)日:2023-01-24

    申请号:CN202211348649.3

    申请日:2022-10-31

    IPC分类号: H03H17/06 H03H17/00

    摘要: 本发明公开了一种基于非等间隔分段的改进Farrow结构小数延时设计方法,相比于传统的可变小数延时滤波器设计方法,在相同的可变频率响应误差精度下,本发明所提方法有效降低了可变小数延时滤波器实现结构复杂度,减少了乘法器的数量。本发明的技术方案为:基于非等间隔分段的改进farrow结构小数延时设计方法,在可变频率响应误差门限已知的情况下,利用小数延时定义域等间隔分段准则和基于系数关系结构的minimax算法设计可变小数延时滤波器,使得实际可变小数延时滤波器的可变频率响应峰值误差不超过误差门限,最终得到并行FIR子滤波器的离散时间冲激响应。

    一种基于低阶内插滤波器的自适应时延估计方法

    公开(公告)号:CN106603036A

    公开(公告)日:2017-04-26

    申请号:CN201611063388.5

    申请日:2016-11-24

    IPC分类号: H03H17/06

    CPC分类号: H03H17/06 H03H2017/0081

    摘要: 本发明提供了一种基于低阶内插滤波器的自适应时延估计方法,能够实时地、最优化地合成任意连续可变的非整周期采样延时。设以任意k时刻作为起始估计时刻,根据先验信息设定时延估计值的初值。对时延估计值进行分解:得到整周期延时分量和小数周期延时分量。计算索引位置变量。采用内插滤波器对观测信号进行内插运算,产生估计信号。根据观测信号和生成的估计信号,计算任意第k时刻的即时误差、滞后误差和超前误差。计算LMS自适应算法目标函数的瞬时梯度,其中采用有限差分来逼近偏导运算。计算任意第k+1时刻的时延估计值,迭代上述步骤,每次迭代后判断,当目标函数小于设定常数后,若是则该次迭代中的时延估计值作为时变延时的最终估计结果。

    基于自适应分段小数滤波与频域均衡的多通道校正方法

    公开(公告)号:CN115801508A

    公开(公告)日:2023-03-14

    申请号:CN202211348552.2

    申请日:2022-10-31

    IPC分类号: H04L25/03 H03H17/00

    摘要: 本发明公开了基于自适应分段小数滤波与频域均衡的多通道校正方法,能够采用的小数延时滤波器设计和频域均衡滤波器级联设计,可更好的实现对大时延分布,多阵元天线的高精度校正。本发明的技术方案为:基于自适应分段小数滤波与频域均衡的多通道校正方法,针对多阵源天线各通道信号采用级联的两级校正单元来进行通道校正。第一级为延时校正单元,延时校正单元采用整数延时存储器结合自适应非等间隔小数延时滤波器对多阵源天线不同通道间的时延分布进行补偿。第二级为幅相校正单元,采用基于加权最小二乘准则对时延补偿后的通道幅度进行均衡。

    一种基于系数关系结构的分段小数延时滤波方法

    公开(公告)号:CN114221637A

    公开(公告)日:2022-03-22

    申请号:CN202111411687.4

    申请日:2021-11-25

    IPC分类号: H03H17/02

    摘要: 本发明提供一种基于系数关系结构的分段小数延时滤波方法,解决了现有基于minimax设计算法的可变小数延时滤波器的实现结构复杂度较高等问题。利用Farrow结构原理进行分解后,实际可变小数延时滤波器由多个并行FIR子滤波器及延时控制单元组成。利用系数对称结构,相邻FIR子滤波器可以使用相同的滤波器系数实现,从而降低了实现结构复杂度,通过不断地优化每个子滤波器系数,使得实际可变小数延时滤波器可变频率响应峰值误差达到最小。

    一种实时高斯白噪声硬件发生器的并行实现方法

    公开(公告)号:CN106774624A

    公开(公告)日:2017-05-31

    申请号:CN201611052554.1

    申请日:2016-11-24

    IPC分类号: G06F1/02

    CPC分类号: G06F1/022

    摘要: 本发明公开了一种实时高斯白噪声硬件发生器的并行实现方法。使用本发明能够实现高斯白噪声硬件发生器的实时地、高速地、并行生成高质量的高斯白噪声。本发明首先基于细胞自动机理论的均匀白噪声的FPGA高速并行实现,给出了并行实现所需N路初始向量的计算方法以及细胞自动机并行生成算法的递推函数关系;然后,给出了Box_Muller算法一种低复杂度的逼近方法,将Box_Muller算法简化为简单的乘加及CORDIC运算,FPGA实现时仅需耗费少量乘法器和逻辑资源,从而可在较低的FPGA资源消耗下,实时地、高速地生成周期长、带宽大、质量好的高斯白噪声。