-
公开(公告)号：CN115509489A
公开(公告)日：2022-12-23
申请号：CN202211299786.2
申请日：2022-10-24
Applicant: 北京理工大学
IPC: G06F7/52
Abstract: 本发明属于集成电路以及电路运算模块设计技术领域，涉及一种基于电流镜结构的超低功耗模拟乘除法器。所述乘除法器依托于电流镜结构，包括相连的除法器模块和乘法器模块；所述除法器模块，包括N个除法单元且每个除法单元包括除法第１PMOS管、除法第2 PMOS管、除法第1开关和除法第2开关；所述乘法器模块，包括K个乘法单元且每个乘法单元包括乘法第１PMOS管、乘法第2 PMOS管、乘法第1开关和乘法第2开关；所述除法单元和乘法单元分别包括开启单元及关闭单元；输入电流信号经过除法开启单元和乘法开启单元，最后输出乘除法运算后的结果。所述乘除法器采用电流镜结构，功率低、效率高且可适用于存算一体结构，降低复杂度。
-
公开(公告)号：CN118093018B
公开(公告)日：2025-04-11
申请号：CN202311745399.1
申请日：2023-12-19
Applicant: 北京理工大学
IPC: G06F9/30
Abstract: 本发明属于集成电路及处理器技术领域，涉及存内计算核、运算方法、存内处理器及处理方法。存内处理器采用多个存内计算核独立可编程设计、自定义指令架构及顶层主从通信方式，包括多个独立的存内计算核、顶层控制器、顶层指令缓存、顶层权重缓存和顶层激活缓存及时钟和电源模块。每一独立的存内计算核中包含核内指令缓存、核内权重缓存、核内激活缓存、核内计算结果缓存，每个存内计算核与相邻存内计算核连接总线通信。存内处理器使用单条指令同时控制多个存内计算核进行包括向量乘加在内的神经网络计算。通过控制存内计算核实现存内计算核间和存内计算核与处理器间的数据传递。通过控制存内计算核进行各种丰富的数学运算，实现高能效计算。
-
公开(公告)号：CN116339680A
公开(公告)日：2023-06-27
申请号：CN202211315708.7
申请日：2022-10-26
Applicant: 北京理工大学
Abstract: 本发明属于集成电路设计技术领域，涉及一种实时的多端口并行读写近存处理器。所述近存处理器，采用多核共享存储近存设计、自定义原子级指令架构及定制实时变精度乘加器，包括与共享存储器相连的多个近存计算核；所述近存计算核中又有指令存储空间，控制端口输入原子级指令，每个近存计算核中计算模块又包含实时变精度乘加器，所述乘加器采用迭代结构。所述处理器能随时刷新数据缓存器中数据并实时读写共享存储器中数据；通过控制计算模块组成各种丰富算子，以支持除乘加计算以外的神经网络运算；将不同位宽的部分积结果通过加法器组合，能自适应于不同位宽且完成多种精度向量内积，在高主频下依然能单拍内完成乘加运算，从而提供极高的实时性。
-
公开(公告)号：CN119519631A
公开(公告)日：2025-02-25
申请号：CN202411561898.X
申请日：2024-11-04
Applicant: 北京理工大学
Abstract: 本发明涉及差动放大器技术领域，公开一种四级共模环路全差分放大器及应用方法。四级共模环路全差分放大器包括：两级全差分主放大器，接收差模信号，并对所述差模信号进行两级放大后输出差分信号；共模电平感知单元，用于捕获两级全差分主放大器输出的共模电平；以及两级共模反馈放大器，同时接收共模电平和共模参考信号，用于放大共模电平与共模参考信号之间的误差信号，并将放大后的误差信号输出至两级全差分主放大器的输入级所具有的电流源负载的栅极。本发明提供的四级共模环路显著提高了CMRR的数值，同时实现了共模反馈环路和差分环路的良好隔离，且主放大器的增益没有受到约束。
-
公开(公告)号：CN119210353A
公开(公告)日：2024-12-27
申请号：CN202211565580.X
申请日：2022-12-07
Applicant: 北京理工大学
IPC: H03D7/12
Abstract: 本发明属于射频集成电路和混频器技术领域，涉及一种采用二阶交调校准的CMOS零中频混频器。所述混频器改进吉尔伯特单元的结构，包括吉尔伯特单元、一对PMOS管及校准电路；一对PMOS管用于降低闪烁失真，所述校准电路位于吉尔伯特单元负载及输出端，通过调制负载电阻大小校准二阶交调，将多种影响二阶交调失真的因素通过调制负载电阻进行等价替换，将一侧负载电阻使用一个k‑bit电阻调制模块来替代，k位于3到10之间。所述混频器解决了多因素导致双平衡混频器电路失配问题并有效降低了二阶交调失真；降低了闪烁噪声、提高射频端与本振端的隔离度、减小本振泄漏以及直流失调，同时也简化了电路操作难度，有效提升了电路性能。
-
Patent Agency Ranking
公开(公告)号：CN118093018A
公开(公告)日：2024-05-28
申请号：CN202311745399.1
申请日：2023-12-19
Applicant: 北京理工大学
IPC: G06F9/30
Abstract: 本发明属于集成电路及处理器技术领域，涉及存内计算核、运算方法、存内处理器及处理方法。存内处理器采用多个存内计算核独立可编程设计、自定义指令架构及顶层主从通信方式，包括多个独立的存内计算核、顶层控制器、顶层指令缓存、顶层权重缓存和顶层激活缓存及时钟和电源模块。每一独立的存内计算核中包含核内指令缓存、核内权重缓存、核内激活缓存、核内计算结果缓存，每个存内计算核与相邻存内计算核连接总线通信。存内处理器使用单条指令同时控制多个存内计算核进行包括向量乘加在内的神经网络计算。通过控制存内计算核实现存内计算核间和存内计算核与处理器间的数据传递。通过控制存内计算核进行各种丰富的数学运算，实现高能效计算。
-
公开(公告)号：CN115425950A
公开(公告)日：2022-12-02
申请号：CN202210981258.9
申请日：2022-08-16
Applicant: 北京理工大学
IPC: H03K3/84
Abstract: 本发明涉及一种基于热噪声熵源的三值真随机数发生器，属于密码学、信息安全以及集成电路设计技术领域。所述发生器中熵源电路包括两个PMOS管和两个电阻；熵识别电路包括两个差分放大器、两个比较器、两个反相器、两个触发器；后处理电路包括异或门、第3、第4PMOS管、两个NMOS管和第3电阻。两个电阻把热噪声传给两个差分放大器，差分放大器再传给比较器，两个比较器把结果通过反相器传递给D触发器，D触发器传给异或门和两个NMOS管的栅极，异或门把结果取非后传给第3、第4PMOS管的栅极，控制第3电阻输出3值时序序列。所述发生器采用自然熵源生成三值真随机数，更适用于复杂加密系统且提高了随机数的随机性。
-
公开(公告)号：CN119473389A
公开(公告)日：2025-02-18
申请号：CN202411351082.4
申请日：2024-09-26
Applicant: 北京理工大学
IPC: G06F9/30
Abstract: 本发明公开一种可变长度指令存储控制器、控制方法、终端及存储介质，涉及集成电路设计技术领域。可变长度指令存储控制器包括：地址判断模块、双端口阵列、加1加法器，取指移位模块及指令缓存模块；地址判断模块输出待取出指令地址，该地址的低L位为控制信号，其余高H位为指令读取地址。双端口阵列的第一读端口输出高H位地址的第一端口指令，第二读端口输出高H位地址加1后地址的第二端口指令；基于控制信号自第一端口指令中选取第一指令，自第二端口指令中选取第二指令组合为缓存指令；取指移位模块所包括的位移开关阵列将缓存指令传输至指令缓存模块，自指令缓存模块中可取出任意长度的指令，实现可变长度指令的存储控制。
-
公开(公告)号：CN113114420B
公开(公告)日：2022-03-22
申请号：CN202110365326.4
申请日：2021-04-02
Applicant: 北京理工大学
IPC: H04L1/00 , H04B17/391 , H04B7/06
Abstract: 本发明涉及一种动态场景下的中继通信数据传输方法，属于协作通信及数据传输技术领域。所述方法，包括：计算S‑R链路及R‑D链路的平均加权距离dA和dB；若dA>dB则建立改进的一阶统计模型；否则建立改进的二阶统计模型；据σnd2与σne2差及PTmax的大小，选择AF或DF：若基于改进的一阶统计模型，A1)在强不确定性窃听用户信道下，σnd2‑σne2 8dBmW选择DF，反之选AF；若基于改进的二阶统计模型，A)在强不确定性窃听用户信道下，若σnd2 10dBmW选择DF，反之选AF。所述方法更适用于动态场景，保障获得最大保密速率的同时，极大降低复杂度。
-
公开(公告)号：CN113114420A
公开(公告)日：2021-07-13
申请号：CN202110365326.4
申请日：2021-04-02
Applicant: 北京理工大学
IPC: H04L1/00 , H04B17/391 , H04B7/06
Abstract: 本发明涉及一种动态场景下的中继通信数据传输方法，属于协作通信及数据传输技术领域。所述方法，包括：计算S‑R链路及R‑D链路的平均加权距离dA和dB；若dA>dB则建立改进的一阶统计模型；否则建立改进的二阶统计模型；据σnd2与σne2差及PTmax的大小，选择AF或DF：若基于改进的一阶统计模型，A1)在强不确定性窃听用户信道下，σnd2‑σne2 8dBmW选择DF，反之选AF；若基于改进的二阶统计模型，A)在强不确定性窃听用户信道下，若σnd2 10dBmW选择DF，反之选AF。所述方法更适用于动态场景，保障获得最大保密速率的同时，极大降低复杂度。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.017 seconds)
