嵌入式芯片的引导加载方法

    公开(公告)号:CN112083961B

    公开(公告)日:2022-01-14

    申请号:CN202010779915.2

    申请日:2020-08-05

    Abstract: 本发明涉及集成电路芯片领域,公开一种嵌入式芯片的引导加载方法,嵌入式芯片内的ROM被配置为:用于存储嵌入式芯片的寄存器的配置流程的第一ROM;及用于存储嵌入式芯片的用户程序的引导流程的第二ROM。所述引导加载方法包括:基于第一一次性可编程存储器内的配置数据与第一ROM内的所述配置流程,对嵌入式芯片的寄存器进行配置;将所述嵌入式芯片切换到测试下载模式;及在所述测试下载模式下,响应于指令指针由所述第一ROM跳转到所述第二ROM,基于第二一次性可编程存储器内的配置数据与所述第二ROM内的所述引导流程,执行相应的用户程序的引导操作。本发明可降低不同流程代码的耦合性,且能更有针对性地保护敏感数据不被随意读写,从而提高芯片的安全性。

    嵌入式芯片的引导加载方法

    公开(公告)号:CN112083961A

    公开(公告)日:2020-12-15

    申请号:CN202010779915.2

    申请日:2020-08-05

    Abstract: 本发明涉及集成电路芯片领域,公开一种嵌入式芯片的引导加载方法,嵌入式芯片内的ROM被配置为:用于存储嵌入式芯片的寄存器的配置流程的第一ROM;及用于存储嵌入式芯片的用户程序的引导流程的第二ROM。所述引导加载方法包括:基于第一一次性可编程存储器内的配置数据与第一ROM内的所述配置流程,对嵌入式芯片的寄存器进行配置;将所述嵌入式芯片切换到测试下载模式;及在所述测试下载模式下,响应于指令指针由所述第一ROM跳转到所述第二ROM,基于第二一次性可编程存储器内的配置数据与所述第二ROM内的所述引导流程,执行相应的用户程序的引导操作。本发明可降低不同流程代码的耦合性,且能更有针对性地保护敏感数据不被随意读写,从而提高芯片的安全性。

    测试方法、系统、设备、测试程序的处理方法及芯片

    公开(公告)号:CN116010184A

    公开(公告)日:2023-04-25

    申请号:CN202310153238.7

    申请日:2023-02-13

    Abstract: 本发明公开了一种测试方法、系统、设备、测试程序的处理方法及芯片。其中,芯片的只读存储器中存储有固件调试指令;测试方法包括:执行固件调试指令中的写指令,以预设数据格式的测试程序数据块为固定数据单元,存储芯片FT测试程序数据至芯片的闪存存储阵列;其中,芯片FT测试程序数据是编译针对FT测试需求编写的芯片FT测试程序代码而得到的;测试程序数据块是根据闪存存储阵列的存储单元容量对芯片FT测试程序数据顺序划分而得到的,且与存储单元容量大小匹配;接收测试指令,基于芯片FT测试程序数据对芯片进行测试能够将芯片FT测试程序数据按照固定数据单元写入芯片的闪存存储阵列中,提高了芯片对芯片FT测试数据的下载速度。

Patent Agency Ranking