基于全通型分数时延滤波器的数据符号同步方法

    公开(公告)号:CN109274631B

    公开(公告)日:2021-04-23

    申请号:CN201811511060.4

    申请日:2018-12-11

    Abstract: 本发明公开了基于全通型分数时延滤波器的数据符号同步方法,涉及通信领域。包括:对接收机接收的数字中频信号进行预处理,得到数据符号的多个采样点;对数据符号的峰值点和全部采样点间相差进行估计处理,得到估计结果;根据估计结果计算全通型分数时延滤波器的系数;根据系数对数据符号的全部采样点进行滤波处理,将数据符号的峰值采样点处的采样值作为同步符号值;根据同步符号值完成数据符号的同步。本发明提供的数据符号同步方法,显著降低了系统复杂度,提升了性能,并且不需要对现有信号接收设备进行硬件改进,具有很强的实用性。

    一种雷达指令光传输系统和方法
    2.
    发明公开

    公开(公告)号:CN116938382A

    公开(公告)日:2023-10-24

    申请号:CN202310754136.0

    申请日:2023-06-25

    Abstract: 本发明公开一种雷达指令光传输系统和方法,该系统包括:多种类型的业务模块,用于将各模块接收到的信号分别转换成C波段的光信号;波分复用模块,用于将各个业务模块输出的多波束C波段光信号进行合波传输和解波,实现波分传输。本发明能结合不同应用场景实现大带宽,高速率的雷达指令光传输,拓展阵上下的信号流的功能,实现雷达指令光传输系统的各种数据流的传输,灵活性强,定制化程度降低,具有广泛的适用性和通用性。

    基于全通型分数时延滤波器的数据符号同步方法

    公开(公告)号:CN109274631A

    公开(公告)日:2019-01-25

    申请号:CN201811511060.4

    申请日:2018-12-11

    Abstract: 本发明公开了基于全通型分数时延滤波器的数据符号同步方法,涉及通信领域。包括:对接收机接收的数字中频信号进行预处理,得到数据符号的多个采样点;对数据符号的峰值点和全部采样点间相差进行估计处理,得到估计结果;根据估计结果计算全通型分数时延滤波器的系数;根据系数对数据符号的全部采样点进行滤波处理,将数据符号的峰值采样点处的采样值作为同步符号值;根据同步符号值完成数据符号的同步。本发明提供的数据符号同步方法,显著降低了系统复杂度,提升了性能,并且不需要对现有信号接收设备进行硬件改进,具有很强的实用性。

    一种板贴内存形式的DDR扩展电路的设计方法及设备

    公开(公告)号:CN117195820A

    公开(公告)日:2023-12-08

    申请号:CN202311114661.2

    申请日:2023-08-31

    Abstract: 本发明实施例公开一种板贴内存形式的DDR扩展电路的设计方法及设备。该方法包括根据中央处理器对读写带宽的要求计算DDR颗粒的最高访问速度,并根据所述最高访问速度确定所述DDR颗粒的类型;根据所述中央处理器对存储容量的要求计算所述DDR颗粒的数量和位宽,并计算所述DDR颗粒的最小数据速率;根据所述DDR颗粒的类型和所述最小数据速率确定时钟缓存寄存器芯片的型号,并根据所述存储容量设计所述时钟缓存寄存器芯片的电路拓扑;设计串行表象探测芯片的电路拓扑并根据所述时钟缓存寄存器芯片的电路拓扑设计印制电路板和所述DDR颗粒的布局布线;根据DDR扩展电路的电路拓扑和所述DDR颗粒的数量计算所需功耗,并根据所述功耗设计电源模块。

    一种高速时钟信号传输系统及方法

    公开(公告)号:CN104135269A

    公开(公告)日:2014-11-05

    申请号:CN201410339832.6

    申请日:2014-07-16

    Inventor: 马腾 邬剑铭

    Abstract: 本发明涉及一种高速时钟信号传输系统及方法,包括时钟驱动电路(1)、时钟传输电缆(2)、时钟接收电路(3)和N端匹配电路(4);所述时钟驱动电路(1)采用LVPECL电路,其P输出端作为正常的时钟输出端,通过时钟传输电缆(2)与时钟接收电路(3)连接;其N输出端与N端匹配电路(4)连接;所述LVPECL电路输出采用直流耦合或交流耦合,通过对N端匹配电路的设计,可实现LVPECL电路单端输出,仅P输出端通过同轴电缆连接接收电路,解决了现有技术中LVPECL电路必须使用专用射频差分电缆的问题,使用普通同轴电缆即可实现时钟传输,大大减低了成本,且本发明电路结构简单,容易实现。

Patent Agency Ranking