-
公开(公告)号：CN114611572B
公开(公告)日：2024-05-14
申请号：CN202210107613.X
申请日：2022-01-28
申请人： 北京工商大学 , 中国铁道科学研究院集团有限公司电子计算技术研究所
IPC分类号： G06F18/2321 , G06N3/048 , G06N3/096
摘要： 本发明提供基于改进RBF神经网络的数据分级存储算法：对首次存入的数据进行分级，根据一、二、三级存储设备的性能及容量特征得到存储级别，根据分级结果对数据进行数据存储。数据分级存储系统满足迁移条件时，计算数据迁移因素值，建立数据分级神经网络模型，得到数据迁移因素值与存储级别之间的映射关系。将数据迁移因素值作为数据分级神经网络模型的输入，根据触发条件选择迁移方式，根据差值P筛选迁移数据算法。本发明面向多源、异域、跨系统、多类型数据的分级存储策略及模型，实现数据不同级别之间的数据迁移，有效提高数据的访问效率及数据库的利用效率，提升数据管理决策效率，加快平台存储性能，降低平台存储成本。
-
公开(公告)号：CN114611572A
公开(公告)日：2022-06-10
申请号：CN202210107613.X
申请日：2022-01-28
申请人： 北京工商大学 , 中国铁道科学研究院集团有限公司电子计算技术研究所
摘要： 本发明提供基于改进RBF神经网络的数据分级存储算法：对首次存入的数据进行分级，根据一、二、三级存储设备的性能及容量特征得到存储级别，根据分级结果对数据进行数据存储。数据分级存储系统满足迁移条件时，计算数据迁移因素值，建立数据分级神经网络模型，得到数据迁移因素值与存储级别之间的映射关系。将数据迁移因素值作为数据分级神经网络模型的输入，根据触发条件选择迁移方式，根据差值P筛选迁移数据算法。本发明面向多源、异域、跨系统、多类型数据的分级存储策略及模型，实现数据不同级别之间的数据迁移，有效提高数据的访问效率及数据库的利用效率，提升数据管理决策效率，加快平台存储性能，降低平台存储成本。
-
-
公开(公告)号：CN115329951A
公开(公告)日：2022-11-11
申请号：CN202211112093.8
申请日：2022-09-13
申请人： 北京工商大学
摘要： 本发明涉及一种用于卷积神经网络快速卷积运算的FPGA架构，属于FPGA架构技术领域。该架构包括若干Winograd硬核计算单元，Winograd硬核计算单元在FPGA中以宽松方式进行排布；Winograd硬核计算单元包括图像数据变换模块、权重变换模块、基于快速乘法器的点乘模块和输出变换模块；权重转换模块和图像转换模块的输入端接收数据，权重转换模块和图像转换模块的输出端输入到点乘模块，点乘模块的输出端输入到输出转换模块的输入端，输出转换模块的输出端向外输出；宽松方式进行排布，各Winograd硬核计算单元之间均设有FPGA的LB以进行间隔。本发明通过设计Winograd硬核计算单元并将其加入到FPGA上，不同于直接使用FPGA上资源实现Winograd算法，减少了计算时LBs、DSP和FPGA的互联依赖，提高了最大时钟频率。
-
公开(公告)号：CN118841160A
公开(公告)日：2024-10-25
申请号：CN202410855167.X
申请日：2024-06-28
申请人： 北京工商大学
IPC分类号： G16H50/20 , A61B5/372 , A61B5/369 , A61B5/16 , A61B5/00 , G06N3/0464 , G06F18/213 , G06F18/24 , G06F18/25
摘要： 本发明提供了一种构建基于脑电模糊熵和连续卷积神经网络的精神分裂症识别模型的方法、系统及计算机存储介质。对脑电波信号预处理，对预处理提取不同节律波段，得到其对应的模糊熵；将各模糊熵映射至矩阵上，构建包含脑电信号的空间信息的三维特征矩阵；采用神经网络对包含各模糊熵信息的三维特征矩阵进行卷积后采用不同注意力机制输出不同识别结果；采用不同投票法对不同识别结果进行结合，得到模型输出的最终识别结果。优点是构建了一种包含脑电特征空间位置信息的三维特征矩阵，将不同注意力机制并行融入基础连续卷积神经网络模型中，构建三个并行的网络模型。在三个模型进行独立训练后，将这些模型在决策层进行融合，构建最佳分类模型。
-
公开(公告)号：CN115329951B
公开(公告)日：2023-09-15
申请号：CN202211112093.8
申请日：2022-09-13
申请人： 北京工商大学
IPC分类号： G06N3/063 , G06N3/0464 , G06N3/08
摘要： 本发明涉及一种用于卷积神经网络快速卷积运算的FPGA架构，属于FPGA架构技术领域。该架构包括若干Winograd硬核计算单元，Winograd硬核计算单元在FPGA中以宽松方式进行排布；Winograd硬核计算单元包括图像数据变换模块、权重变换模块、基于快速乘法器的点乘模块和输出变换模块；权重转换模块和图像转换模块的输入端接收数据，权重转换模块和图像转换模块的输出端输入到点乘模块，点乘模块的输出端输入到输出转换模块的输入端，输出转换模块的输出端向外输出；宽松方式进行排布，各Winograd硬核计算单元之间均设有FPGA的LB以进行间隔。本发明通过设计Winograd硬核计算单元并将其加入到FPGA上，不同于直接使用FPGA上资源实现Winograd算法，减少了计算时LBs、DSP和FPGA的互联依赖，提高了最大时钟频率。
-
公开(公告)号：CN209881789U
公开(公告)日：2019-12-31
申请号：CN201920819134.4
申请日：2019-05-31
申请人： 北京工商大学
摘要： 本实用新型实施例提供一种用于灾区的通讯系统，属于通信技术领域。利用发射设备采集被困人员的被困信息并进行编码，然后将编码后的被困人员的被困信息发送至中继设备，通过中继设备转发编码后的被困人员的被困信息至接收设备，通过上述技术方案能够提高信息发送的速度，并通过合理设置中继设备的位置提高通信覆盖的广度。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.056 秒)
