-
公开(公告)号:CN117911156B
公开(公告)日:2024-09-27
申请号:CN202410096774.2
申请日:2024-01-24
Applicant: 北京工商大学
Abstract: 本发明公开了一种基于FPGA的金融交易策略加速系统,包括:数据存储及调度模块,用于存储与金融交易相关的行情信息,并负责数据的集中调度;技术指标计算模块,用于通过对软件实现的交易策略指标分析,根据不同技术指标计算公式,在FPGA端,分别对应进行PE单元封装设计,对技术指标计算以及择时策略完成硬件实现;策略判定模块,用于根据技术指标及输入参数作为判断依据,利用交易策略制定的规则进行进入市场与否的决策产出,获得产出数据;控制模块,用于利用状态机控制方式,进行整体的逻辑控制和数据调度的控制。本发明完成了量化交易中对于交易策略加速的实现,减少了交易业务处理时间,达到了微秒竞争要求。
-
-
-
公开(公告)号:CN113986637B
公开(公告)日:2024-09-24
申请号:CN202111370597.5
申请日:2021-11-18
Applicant: 北京工商大学
IPC: G06F11/22 , G06F11/263 , G06F11/36 , G06Q40/04
Abstract: 本发明涉及一种基于UVM的Level‑2行情解码电路验证激励生成方法。该方法包括生成激励、随机化、拼合STEP结构消息等步骤。本发明提供的基于UVM的Level‑2行情解码电路验证激励生成方法,可以产生符合Level‑2行情定义规范验证激励,并且可以辅助验证人员快速搭建针对于Level‑2行情解码电路的验证平台。此激励生成方法可以产生包含期望输出的事务,简化了参考模型的实现过程,参考模型仅需定位STEP事务中消息体的部分,并将其取出,即可作为计分板的期望输出。同时,此激励生成方法可以简化驱动器将事务驱动为pin级信号的过程,第一字节序列可直接被驱动器驱动到待测电路的输入端。
-
公开(公告)号:CN117911156A
公开(公告)日:2024-04-19
申请号:CN202410096774.2
申请日:2024-01-24
Applicant: 北京工商大学
Abstract: 本发明公开了一种基于FPGA的金融交易策略加速系统,包括:数据存储及调度模块,用于存储与金融交易相关的行情信息,并负责数据的集中调度;技术指标计算模块,用于通过对软件实现的交易策略指标分析,根据不同技术指标计算公式,在FPGA端,分别对应进行PE单元封装设计,对技术指标计算以及择时策略完成硬件实现;策略判定模块,用于根据技术指标及输入参数作为判断依据,利用交易策略制定的规则进行进入市场与否的决策产出,获得产出数据;控制模块,用于利用状态机控制方式,进行整体的逻辑控制和数据调度的控制。本发明完成了量化交易中对于交易策略加速的实现,减少了交易业务处理时间,达到了微秒竞争要求。
-
-
公开(公告)号:CN113986637A
公开(公告)日:2022-01-28
申请号:CN202111370597.5
申请日:2021-11-18
Applicant: 北京工商大学
IPC: G06F11/22 , G06F11/263 , G06F11/36 , G06Q40/04
Abstract: 本发明涉及一种基于UVM的Level‑2行情解码电路验证激励生成方法。该方法包括生成激励、随机化、拼合STEP结构消息等步骤。本发明提供的基于UVM的Level‑2行情解码电路验证激励生成方法,可以产生符合Level‑2行情定义规范验证激励,并且可以辅助验证人员快速搭建针对于Level‑2行情解码电路的验证平台。此激励生成方法可以产生包含期望输出的事务,简化了参考模型的实现过程,参考模型仅需定位STEP事务中消息体的部分,并将其取出,即可作为计分板的期望输出。同时,此激励生成方法可以简化驱动器将事务驱动为pin级信号的过程,第一字节序列可直接被驱动器驱动到待测电路的输入端。
-
-
-
-
-
-
-