-
公开(公告)号：CN103873043B
公开(公告)日：2017-07-14
申请号：CN201410097533.6
申请日：2014-03-14
Applicant: 北京工业大学
IPC: H03K19/017 , H03K19/096
Abstract: 本发明涉及一种基于时钟抽取偏置电压技术的高性能多米诺电路设计，属于集成电路设计领域，尤其涉及一种SRAM的位线电路设计；本发明通过多米诺延迟单元中适当位置中抽取出时钟信号，并将该信号进行处理，接入动态逻辑电路中保持管衬底中。由于可以有效地减少竞争电流的产生，所以获得了较快的响应速度和较低的功耗，同时又获得了较强的抗工艺浮动性和抗噪声干扰性。该发明具有较低的设计复杂度且一定程度上减小了版图的面积。
-
公开(公告)号：CN104409092A
公开(公告)日：2015-03-11
申请号：CN201410643493.0
申请日：2014-11-13
Applicant: 无锡星融恒通科技有限公司 , 北京工业大学
IPC: G11C11/413
CPC classification number: G11C11/419
Abstract: 本发明提供一种基于切断反馈技术的存储单元电路，包括：两个反相器INV0和INV1，四个NMOS管M0、M1、M2、M4，一个PMOS管M3；NMOS管M0的栅极接WL信号，源极接BL信号，漏极接点P；NMOS管M1的栅极接点Q，源极接VVSS信号，漏极接点P；NMOS管M2的栅极接WWL信号，源极接点P，漏极接点Q；PMOS管M3的栅极接WWL信号，源极接点Q，漏极接点Q0；NMOS管M4的栅极接WWLb信号，源极接点Q0，漏极接点Q；反相器INV0的输入接点Q，输出接点Qb；反相器INV1的输入接点Qb，输出接点Q0。该电路具有保持能力强、读能力强、写能力强、减少漏电流和良好的抗工艺浮动，较低工作电压的性能。
-
公开(公告)号：CN103824590A
公开(公告)日：2014-05-28
申请号：CN201410086875.8
申请日：2014-03-09
Applicant: 北京工业大学
IPC: G11C11/413
Abstract: 本发明涉及一种三态10管SRAM存储单元电路设计，在传统8管SRAM存储单元电路中插入一个放电NMOS晶体管ND和一个保存数据NMOS晶体管NR，通过控制信号Dead和Drowsy的状态使电路具有三种不同的工作模式，从而有效地降低存储单元的泄漏功耗；本发明有效地解决了SRAM存储单元较高的泄漏功耗问题，降低了SRAM存储单元在空闲状态下电路中存在的泄漏功耗。
-
Patent Agency Ranking
公开(公告)号：CN103873043A
公开(公告)日：2014-06-18
申请号：CN201410097533.6
申请日：2014-03-14
Applicant: 北京工业大学
IPC: H03K19/017 , H03K19/096
Abstract: 本发明涉及一种基于时钟抽取偏置电压技术的高性能多米诺电路设计，属于集成电路设计领域，尤其涉及一种SRAM的位线电路设计；本发明通过多米诺延迟单元中适当位置中抽取出时钟信号，并将该信号进行处理，接入动态逻辑电路中保持管衬底中。由于可以有效地减少竞争电流的产生，所以获得了较快的响应速度和较低的功耗，同时又获得了较强的抗工艺浮动性和抗噪声干扰性。该发明具有较低的设计复杂度且一定程度上减小了版图的面积。
-
公开(公告)号：CN103701451A
公开(公告)日：2014-04-02
申请号：CN201310689639.0
申请日：2013-12-16
Applicant: 北京工业大学
IPC: H03K19/017 , H03K19/096
Abstract: 本发明涉及一种输入驱动的多米诺电路设计，并对多米诺电路进行结构优化，去除时钟晶体管，由组合的输入数据代替时钟信号，从而实现动态功耗减少，电路减少了晶体管数目从而缩短了工作时间提高了电路性能、减小了电路版图面积；本发明有效地解决了由时钟引起的高功耗问题，它使电路去除了时钟信号，用组合输入代替时钟信号，这样可以大大减少晶体管打开与关断的次数，从而有效的降低电路的动态功耗、减小芯片版图面积。
-
公开(公告)号：CN103824590B
公开(公告)日：2017-02-01
申请号：CN201410086875.8
申请日：2014-03-09
Applicant: 北京工业大学
IPC: G11C11/413
Abstract: 本发明涉及一种三态10管SRAM存储单元电路设计，在传统8管SRAM存储单元电路中插入一个放电NMOS晶体管ND和一个保存数据NMOS晶体管NR，通过控制信号Dead和Drowsy的状态使电路具有三种不同的工作模式，从而有效地降低存储单元的泄漏功耗；本发明有效地解决了SRAM存储单元较高的泄漏功耗问题，降低了SRAM存储单元在空闲状态下电路中存在的泄漏功耗。
-
公开(公告)号：CN103941864A
公开(公告)日：2014-07-23
申请号：CN201410134050.9
申请日：2014-04-03
Applicant: 北京工业大学
Abstract: 本发明涉及一种基于人眼双目视角的体感控制器，属于计算机输入设备，尤其涉及一种智能手势识别设备；本发明通过在以眼镜为代表的头戴设备为基础，将两颗摄像头分别安装在眼镜的两侧以获得操控者的视角。通过控制电路将两摄像头拍摄的图形信息传输给上位机进行解算，从而获得操控者预期操控位置。本发明具有操控准确，可实现远距离操控的效果。
-
公开(公告)号：CN204242589U
公开(公告)日：2015-04-01
申请号：CN201420679904.7
申请日：2014-11-13
Applicant: 无锡星融恒通科技有限公司 , 北京工业大学
IPC: G11C11/413
Abstract: 本实用新型提供一种基于切断反馈技术的存储单元电路，包括：两个反相器INV0和INV1，四个NMOS管M0、M1、M2、M4，一个PMOS管M3；NMOS管M0的栅极接WL信号，源极接BL信号，漏极接点P；NMOS管M1的栅极接点Q，源极接VVSS信号，漏极接点P；NMOS管M2的栅极接WWL信号，源极接点P，漏极接点Q；PMOS管M3的栅极接WWL信号，源极接点Q，漏极接点Q0；NMOS管M4的栅极接WWLb信号，源极接点Q0，漏极接点Q；反相器INV0的输入接点Q，输出接点Qb；反相器INV1的输入接点Qb，输出接点Q0。该电路具有保持能力强、读能力强、写能力强、减少漏电流和良好的抗工艺浮动，较低工作电压的性能。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.035 seconds)
