-
公开(公告)号：CN108055034A
公开(公告)日：2018-05-18
申请号：CN201810014268.9
申请日：2018-01-08
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03K23/60
Abstract: 本发明公开了一种异步格雷码计数器，包括顺序相连的标志信号产生电路和触发器级联电路。所述标志信号产生电路的D触发器的反相输出端既连接自身的正相输入端，也连接所述触发器级联电路的第一级D触发器的时钟输入端。所述D触发器包括两个串联的、受控条件相异的锁存器。触发器级联电路实现基本格雷码计数功能。利用本发明给出的电路，可以有效解决同步格雷码计数器面积大功耗高的现象，并与异步二进制计数器相比提高了电路的稳定性和可靠性。
-
公开(公告)号：CN108881749B
公开(公告)日：2020-11-06
申请号：CN201810241809.1
申请日：2018-03-22
Applicant: 北京大学(天津滨海)新一代信息技术研究院
Abstract: 本发明公开了一种基于相关双采样的像素单元电路及其相关双采样方法，属于集成电路技术领域。所述像素单元电路包括：积分电路、相关双采样电路和源跟随器电路；相关双采样电路包括采样开关、第一电容、第二电容和第一复位开关；积分电路的输出端与采样开关的输入端相连，采样开关的输出端分别与第一电容的一端、第二电容的一端相连，第一电容的另一端接地，第二电容的另一端分别与第一复位开关的输出端、源跟随器电路的输入端相连，第一复位开关的输入端与第一复位电压相连。本发明中的单元像素电路，整体结构简单，其中的相关双采样电路不仅有效的抑制了积分电容的KTC噪声和积分运算放大器的1/f噪声，提高了信噪比，而且时序控制易操作。
-
公开(公告)号：CN108055034B
公开(公告)日：2021-05-25
申请号：CN201810014268.9
申请日：2018-01-08
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03K23/60
Abstract: 本发明公开了一种异步格雷码计数器，包括顺序相连的标志信号产生电路和触发器级联电路。所述标志信号产生电路的D触发器的反相输出端既连接自身的正相输入端，也连接所述触发器级联电路的第一级D触发器的时钟输入端。所述D触发器包括两个串联的、受控条件相异的锁存器。触发器级联电路实现基本格雷码计数功能。利用本发明给出的电路，可以有效解决同步格雷码计数器面积大功耗高的现象，并与异步二进制计数器相比提高了电路的稳定性和可靠性。
-
公开(公告)号：CN108881749A
公开(公告)日：2018-11-23
申请号：CN201810241809.1
申请日：2018-03-22
Applicant: 北京大学(天津滨海)新一代信息技术研究院
Abstract: 本发明公开了一种基于相关双采样的像素单元电路及其相关双采样方法，属于集成电路技术领域。所述像素单元电路包括：积分电路、相关双采样电路和源跟随器电路；相关双采样电路包括采样开关、第一电容、第二电容和第一复位开关；积分电路的输出端与采样开关的输入端相连，采样开关的输出端分别与第一电容的一端、第二电容的一端相连，第一电容的另一端接地，第二电容的另一端分别与第一复位开关的输出端、源跟随器电路的输入端相连，第一复位开关的输入端与第一复位电压相连。本发明中的单元像素电路，整体结构简单，其中的相关双采样电路不仅有效的抑制了积分电容的KTC噪声和积分运算放大器的1/f噪声，提高了信噪比，而且时序控制易操作。
-
-
-
Search Results
4
records
(took 0.026 seconds)
