-
公开(公告)号：CN108055034B
公开(公告)日：2021-05-25
申请号：CN201810014268.9
申请日：2018-01-08
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03K23/60
Abstract: 本发明公开了一种异步格雷码计数器，包括顺序相连的标志信号产生电路和触发器级联电路。所述标志信号产生电路的D触发器的反相输出端既连接自身的正相输入端，也连接所述触发器级联电路的第一级D触发器的时钟输入端。所述D触发器包括两个串联的、受控条件相异的锁存器。触发器级联电路实现基本格雷码计数功能。利用本发明给出的电路，可以有效解决同步格雷码计数器面积大功耗高的现象，并与异步二进制计数器相比提高了电路的稳定性和可靠性。
-
公开(公告)号：CN108881749A
公开(公告)日：2018-11-23
申请号：CN201810241809.1
申请日：2018-03-22
Applicant: 北京大学(天津滨海)新一代信息技术研究院
Abstract: 本发明公开了一种基于相关双采样的像素单元电路及其相关双采样方法，属于集成电路技术领域。所述像素单元电路包括：积分电路、相关双采样电路和源跟随器电路；相关双采样电路包括采样开关、第一电容、第二电容和第一复位开关；积分电路的输出端与采样开关的输入端相连，采样开关的输出端分别与第一电容的一端、第二电容的一端相连，第一电容的另一端接地，第二电容的另一端分别与第一复位开关的输出端、源跟随器电路的输入端相连，第一复位开关的输入端与第一复位电压相连。本发明中的单元像素电路，整体结构简单，其中的相关双采样电路不仅有效的抑制了积分电容的KTC噪声和积分运算放大器的1/f噪声，提高了信噪比，而且时序控制易操作。
-
公开(公告)号：CN105933004A
公开(公告)日：2016-09-07
申请号：CN201610239462.8
申请日：2016-04-15
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03M1/10
CPC classification number: H03M1/1009 , H03M2201/6354
Abstract: 本发明中公开了一种新型高精度电容自校准逐次逼近型模数转换器，其特征在于，包括若干调整电容阵列、一校准存储器、一逐次逼近控制逻辑单元和一校准控制逻辑单元；其中，每一位待调整的采样电容Ci分别连接一调整电容阵列；调整电容阵列包括补偿电容和剩余电容，补偿电容的上极板和剩余电容的上极板均与采样电容上极板公共端连接，补偿电容下极板与Ci的下极板连接，剩余电容的下极板与采样电容Ci+1的下极板连接；比较器输出端经一选通开关、校准控制逻辑单元与该校准存储器连接；校准存储器分别与每一补偿电容的开关控制端和剩余电容的开关控制端连接；比较器输出端经一选通开关、逐次逼近控制逻辑单元与采样电容下极板开关控制端连接。
-
Patent Agency Ranking
公开(公告)号：CN108055034A
公开(公告)日：2018-05-18
申请号：CN201810014268.9
申请日：2018-01-08
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03K23/60
Abstract: 本发明公开了一种异步格雷码计数器，包括顺序相连的标志信号产生电路和触发器级联电路。所述标志信号产生电路的D触发器的反相输出端既连接自身的正相输入端，也连接所述触发器级联电路的第一级D触发器的时钟输入端。所述D触发器包括两个串联的、受控条件相异的锁存器。触发器级联电路实现基本格雷码计数功能。利用本发明给出的电路，可以有效解决同步格雷码计数器面积大功耗高的现象，并与异步二进制计数器相比提高了电路的稳定性和可靠性。
-
公开(公告)号：CN108881749B
公开(公告)日：2020-11-06
申请号：CN201810241809.1
申请日：2018-03-22
Applicant: 北京大学(天津滨海)新一代信息技术研究院
Abstract: 本发明公开了一种基于相关双采样的像素单元电路及其相关双采样方法，属于集成电路技术领域。所述像素单元电路包括：积分电路、相关双采样电路和源跟随器电路；相关双采样电路包括采样开关、第一电容、第二电容和第一复位开关；积分电路的输出端与采样开关的输入端相连，采样开关的输出端分别与第一电容的一端、第二电容的一端相连，第一电容的另一端接地，第二电容的另一端分别与第一复位开关的输出端、源跟随器电路的输入端相连，第一复位开关的输入端与第一复位电压相连。本发明中的单元像素电路，整体结构简单，其中的相关双采样电路不仅有效的抑制了积分电容的KTC噪声和积分运算放大器的1/f噪声，提高了信噪比，而且时序控制易操作。
-
公开(公告)号：CN107437944B
公开(公告)日：2020-10-20
申请号：CN201710600456.5
申请日：2017-07-21
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03M1/40
Abstract: 本发明公开了一种带片内数字自校准的电容型逐次逼近模数转换器及其自校准方法。本发明包括权重寄存器、电容型SAR ADC和校准单元；其中校准单元包括sigma‑delta ADC、采样保持电路、数字校准电路；该采样保持电路的输入端与信号输入端连接，该采样电路的输出端经该sigma‑delta ADC与该数字校准电路连接；该电容型SAR ADC的比较器输出端与该数字校准电路连接；该数字校准电路与该权重寄存器连接，用于根据D1、D2对该权重寄存器中的权重值进行更新；该权重寄存器与该电容型SAR ADC的比较器输出端连接。本发明提高了模数转换电路的有效位数，降低了校准电路的面积开销。
-
公开(公告)号：CN105933004B
公开(公告)日：2019-04-30
申请号：CN201610239462.8
申请日：2016-04-15
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03M1/10
Abstract: 本发明中公开了一种新型高精度电容自校准逐次逼近型模数转换器，其特征在于，包括若干调整电容阵列、一校准存储器、一逐次逼近控制逻辑单元和一校准控制逻辑单元；其中，每一位待调整的采样电容Ci分别连接一调整电容阵列；调整电容阵列包括补偿电容和剩余电容，补偿电容的上极板和剩余电容的上极板均与采样电容上极板公共端连接，补偿电容下极板与Ci的下极板连接，剩余电容的下极板与采样电容Ci+1的下极板连接；比较器输出端经一选通开关、校准控制逻辑单元与该校准存储器连接；校准存储器分别与每一补偿电容的开关控制端和剩余电容的开关控制端连接；比较器输出端经一选通开关、逐次逼近控制逻辑单元与采样电容下极板开关控制端连接。
-
公开(公告)号：CN107437944A
公开(公告)日：2017-12-05
申请号：CN201710600456.5
申请日：2017-07-21
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: H03M1/40
Abstract: 本发明公开了一种带片内数字自校准的电容型逐次逼近模数转换器及其自校准方法。本发明包括权重寄存器、电容型SAR ADC和校准单元；其中校准单元包括sigma-delta ADC、采样保持电路、数字校准电路；该采样保持电路的输入端与信号输入端连接，该采样电路的输出端经该sigma-delta ADC与该数字校准电路连接；该电容型SAR ADC的比较器输出端与该数字校准电路连接；该数字校准电路与该权重寄存器连接，用于根据D1、D2对该权重寄存器中的权重值进行更新；该权重寄存器与该电容型SAR ADC的比较器输出端连接。本发明提高了模数转换电路的有效位数，降低了校准电路的面积开销。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.028 seconds)
