公开(公告)号：CN114138342A

公开(公告)日：2022-03-04

申请号：CN202210116933.1

申请日：2022-01-25

Applicant: 北京大学

Inventor： 付晓霞 ,  严伟 ,  罗国杰 ,  郭一江 ,  时广轶 ,  石弼钊

IPC: G06F9/38 ,  G06F13/12 ,  G06F15/17

Abstract: 本发明公布了一种ROCC协处理器接口模型及其自动生成工具和实现方法，包括：指令解析模块、指令存储单元、输入数据存储器、计算结果存储器、读入数据状态机模块和接口行为状态机模块；指令解析模块与ROCC协处理器端相连接；输入数据存储器和计算结果存储器均与内存L1 cache端相连。自动生成工具包括：接口生成功能实现和接口生成主函数；首先生成ROCC协处理器接口文件和用于用户测试使用的指令头文件，再将ROCC协处理器集成到RISC‑V系统，实现ROCC协处理器接口模型的生成。采用本发明技术方案，可简化和屏蔽RISC‑V指令和ROCC接口的具体实现细节，快速生成得到适配协处理器的硬件接口。

公开(公告)号：CN116305817A

公开(公告)日：2023-06-23

申请号：CN202310103771.2

申请日：2023-02-13

Applicant: 北京大学

Inventor： 严伟 ,  张燕婷 ,  罗国杰 ,  戴拓 ,  石弼钊

IPC: G06F30/20 ,  G06F111/04 ,  G06F111/06

Abstract: 本发明公布了一种基于生成器模块化的加速器设计方法，建立一个两阶段流程用于进行加速器的设计，包括生成和选择阶段、集成阶段；包括对生成器生成需要的模块进行预选，并获取生成器生成需要的因子和参数，以指定优化的函数和约束；再通过分层内存管理方法减少集成模块对加速器性能的影响。本发明通过集成构建生成器模块来开发加速器，使得加速器具有高通信效率，模块化设计具有灵活性和高生产率，可促进特定领域加速器的敏捷设计的效率和性能。

公开(公告)号：CN114138342B

公开(公告)日：2022-04-26

申请号：CN202210116933.1

申请日：2022-01-25

Applicant: 北京大学

Inventor： 付晓霞 ,  严伟 ,  罗国杰 ,  郭一江 ,  时广轶 ,  石弼钊

IPC: G06F9/38 ,  G06F13/12 ,  G06F15/17

Abstract: 本发明公布了一种ROCC协处理器接口模型及其自动生成工具和实现方法，包括：指令解析模块、指令存储单元、输入数据存储器、计算结果存储器、读入数据状态机模块和接口行为状态机模块；指令解析模块与ROCC协处理器端相连接；输入数据存储器和计算结果存储器均与内存L1 cache端相连。自动生成工具包括：接口生成功能实现和接口生成主函数；首先生成ROCC协处理器接口文件和用于用户测试使用的指令头文件，再将ROCC协处理器集成到RISC‑V系统，实现ROCC协处理器接口模型的生成。采用本发明技术方案，可简化和屏蔽RISC‑V指令和ROCC接口的具体实现细节，快速生成得到适配协处理器的硬件接口。