-
公开(公告)号：CN114039939A
公开(公告)日：2022-02-11
申请号：CN202111240759.3
申请日：2021-10-25
Applicant: 北京四方继保工程技术有限公司 , 北京四方继保自动化股份有限公司
IPC: H04L49/111 , H04L69/321
Abstract: 一种自适应光电接口的装置，其特征在于：所述装置包括设置于所述装置内部的PCB电路板，以及与所述PCB电路板连接的设置于所述装置壳体上的多个通信焊接槽；所述通信焊接槽中的一个或多个，用于焊接RJ45插槽和PHY芯片，以通过RJ45接口实现电信号的输入输出；或者，所述通信焊接槽中的一个或多个，用于焊接SFP插槽，以通过SFP收发器实现光信号的输入输出。本发明装置及方法实现方便、成本低，能够随时对设备进行最小代价的更新。
-
公开(公告)号：CN115658573A
公开(公告)日：2023-01-31
申请号：CN202211143562.2
申请日：2022-09-20
Applicant: 北京四方继保工程技术有限公司 , 北京四方继保自动化股份有限公司
Abstract: 本发明公开了一种通过流设备接口实现外设的高效快速操作的方法和系统，包括：CPU和FPGA配合，各种外设IO信号接入FPGA，FPGA将输入的IO信号信息缓存至缓存区，CPU通过流设备接口定时刷新并获取该缓存区中信息，实现输入信号的定时上送；同时，CPU将需要输出的信息缓存并通过流设备接口定时刷新输出到FPGA，FPGA再将接收到的信息输出至外设。本发明CPU通过流设备接口以定时刷新方式扩展IO外设接口，解决了流设备接口无法灵活刷新外设IO的问题，进而提高了国产CPU的适应性。
-
公开(公告)号：CN115622827A
公开(公告)日：2023-01-17
申请号：CN202211029753.6
申请日：2022-08-25
Applicant: 北京四方继保工程技术有限公司 , 北京四方继保自动化股份有限公司
IPC: H04L12/28 , H04L41/0803 , H04J3/06
Abstract: 本发明一种配电终端装置的混合组网方法，包括：为参与混合组网的每个DTU装置设置以太网发送调度模块、以太网接收和同步时标处理模块、以及采样数据同步模块，配置各DTU装置间通信使用的网络类型；根据通信的网络类型选取同步方式并配置以太网口类型，并根据配置的以太网口类型设置通信接口；本侧DTU装置接收各对侧DTU装置发送的采样报文；本侧DTU装置解析各对侧DTU装置发送的报文，得到对侧采样数据对应的时间戳并对其进行时标转换，得到其对应的本侧晶振时间戳；本侧DTU装置结合本侧采样数据对应的时间戳对接收到的各对侧采样数据进行差值重采样，得到同步采样数据。本发明能够使支持差动保护的DTU装置支持多种组网方式，提高配网差动保护DTU装置在工程现场的组网兼容性。
-
公开(公告)号：CN117560265A
公开(公告)日：2024-02-13
申请号：CN202311386706.1
申请日：2023-10-24
Applicant: 北京四方继保自动化股份有限公司 , 北京四方继保工程技术有限公司
IPC: H04L41/0631 , H04L41/0677 , H04L69/04
Abstract: 本发明公开了一种SVG系统单元控制基于菊花链通信和故障定位的方法与装置，将控制器各路通信接口分别与一组控制单元配合，组成若干菊花链，形成通信拓扑；根据控制周期和控制器侧光模块带宽上限，设置菊花链带宽、数据帧规约格式、控制单元的快速转发模式；采用8B10B编码作为物理层编码传输方式，并定义严重错误特征，实现故障闭锁信息快速传输；基于所述通信拓扑、菊花链带宽、数据帧规约格式、快速转发模式、严重错误特征进行正常工作状态下的数据通信和通信异常或者控制单元本地故障时的快速定位、闭锁以及通信恢复。本发明满足SVG系统信息传输的及时性和可靠性，可快速传递异常信息，准确定位故障位置，实现快速闭锁及通信恢复。
-
公开(公告)号：CN113890184A
公开(公告)日：2022-01-04
申请号：CN202110996156.X
申请日：2021-08-27
Applicant: 北京四方继保工程技术有限公司 , 北京四方继保自动化股份有限公司
Abstract: 一种利用增加监视信息实现纵差通道故障定位的方法，其特征在于，方法包括以下步骤：步骤1，第一纵联差动保护装置将其采集到的电气量数据组帧，并预留监视位，以获得数据帧并将其发送至第一光电转换装置；步骤2，中继装置接收数据帧并基于接收到的数据帧判定电网发送段通信链路状态，以及将状态记录至监视位的对应状态段后继续将数据帧发送至下一中继装置；步骤3，第二纵联差动保护装置接收数据帧并基于接收到的数据帧判定电网接收段通信链路状态，以及将状态记录至监视位的对应状态段；步骤4，第二纵联差动保护装置基于第一、第二、第三状态段识别数据帧的起始故障点，并针对起始故障点生成故障报警信息。本发明方法，成本低、代价小、实现简单。
-
Patent Agency Ranking
公开(公告)号：CN115622827B
公开(公告)日：2025-01-03
申请号：CN202211029753.6
申请日：2022-08-25
Applicant: 北京四方继保工程技术有限公司 , 北京四方继保自动化股份有限公司
IPC: H04L12/28 , H04L41/0803 , H04J3/06
Abstract: 本发明一种配电终端装置的混合组网方法，包括：为参与混合组网的每个DTU装置设置以太网发送调度模块、以太网接收和同步时标处理模块、以及采样数据同步模块，配置各DTU装置间通信使用的网络类型；根据通信的网络类型选取同步方式并配置以太网口类型，并根据配置的以太网口类型设置通信接口；本侧DTU装置接收各对侧DTU装置发送的采样报文；本侧DTU装置解析各对侧DTU装置发送的报文，得到对侧采样数据对应的时间戳并对其进行时标转换，得到其对应的本侧晶振时间戳；本侧DTU装置结合本侧采样数据对应的时间戳对接收到的各对侧采样数据进行差值重采样，得到同步采样数据。本发明能够使支持差动保护的DTU装置支持多种组网方式，提高配网差动保护DTU装置在工程现场的组网兼容性。
-
公开(公告)号：CN114039939B
公开(公告)日：2024-10-01
申请号：CN202111240759.3
申请日：2021-10-25
Applicant: 北京四方继保工程技术有限公司 , 北京四方继保自动化股份有限公司
IPC: H04L49/111 , H04L69/321
Abstract: 一种自适应光电接口的装置，其特征在于：所述装置包括设置于所述装置内部的PCB电路板，以及与所述PCB电路板连接的设置于所述装置壳体上的多个通信焊接槽；所述通信焊接槽中的一个或多个，用于焊接RJ45插槽和PHY芯片，以通过RJ45接口实现电信号的输入输出；或者，所述通信焊接槽中的一个或多个，用于焊接SFP插槽，以通过SFP收发器实现光信号的输入输出。本发明装置及方法实现方便、成本低，能够随时对设备进行最小代价的更新。
-
公开(公告)号：CN113890184B
公开(公告)日：2024-08-09
申请号：CN202110996156.X
申请日：2021-08-27
Applicant: 北京四方继保工程技术有限公司 , 北京四方继保自动化股份有限公司
Abstract: 一种利用增加监视信息实现纵差通道故障定位的方法，其特征在于，方法包括以下步骤：步骤1，第一纵联差动保护装置将其采集到的电气量数据组帧，并预留监视位，以获得数据帧并将其发送至第一光电转换装置；步骤2，中继装置接收数据帧并基于接收到的数据帧判定电网发送段通信链路状态，以及将状态记录至监视位的对应状态段后继续将数据帧发送至下一中继装置；步骤3，第二纵联差动保护装置接收数据帧并基于接收到的数据帧判定电网接收段通信链路状态，以及将状态记录至监视位的对应状态段；步骤4，第二纵联差动保护装置基于第一、第二、第三状态段识别数据帧的起始故障点，并针对起始故障点生成故障报警信息。本发明方法，成本低、代价小、实现简单。
-
公开(公告)号：CN117674038A
公开(公告)日：2024-03-08
申请号：CN202311519070.3
申请日：2023-11-14
Applicant: 北京四方继保工程技术有限公司 , 北京四方继保自动化股份有限公司
Abstract: 一种配网DTU基于故障量启动的差动动作方法及装置，包括如下步骤：采样模块循环记录配电网线路最近的两个周波的采样数据；当线路一侧的差动保护模块检测到故障时，将此线路的历史采样数据分段打包成数帧历史采样数据报文并发送至对侧；当线路另一侧的报文接收模块收到一帧对侧DTU装置发送的线路的历史采样数据报文时，将接收到的历史采样数据报文按采样序号写到对应线路的接收缓存里；通过快速差值同步模块将收到的对侧历史采样数据进行快速差值重采样，得到重采样后的历史数据；将重采样后的历史数据写到保护对应此线路的采样缓存里，用于差动保护计算和生成录波。
-
公开(公告)号：CN103077152A
公开(公告)日：2013-05-01
申请号：CN201210568675.7
申请日：2012-12-25
Applicant: 北京四方继保自动化股份有限公司
IPC: G06F15/163 , H04L12/861
Abstract: 一种用于智能变电站终端设备的芯片间的通信加速方法，首先CPU根据报文原始数据特征判断该数据是否需要发送，如果需要发送将该标志位置成有效标志，相反则置成无效标志，将无效数据标志位组合成8bit的无效标志位数据和对应的原始数据进行排列，CPU将排列好的无效数据标志位数据与被置成无效标志位的原始数据，按照顺序，以8bit的数据宽度发送给可编程逻辑阵列FPGA；FPGA收到数据后，从接收到的数据中识别被置成无效数据标志位的原始数据；根据无效数据标志位，可编程逻辑阵列FPGA对相应的原始数据进行数据处理，决定是否在原始数据流中去除该数据。本发明优化了CPU与FPGA之间的通信流程；极大地降低了CPU的工作量。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.074 seconds)
