公开(公告)号：CN109684746A

公开(公告)日：2019-04-26

申请号：CN201811608230.0

申请日：2018-12-27

申请人： 北京华大九天软件有限公司

发明人： 周汉斌 ,  朱自然 ,  陈建利 ,  陈彬 ,  董森华

IPC分类号： G06F17/50

摘要： 一种定位数字时序路径spice仿真失败的方法，包括以下步骤：读取仿真波形文件内容，列出预仿真时序路径上的每个节点连同其时序边的值和spice仿真后每个节点上时序边的值；检查时序路径上的每个节点的信号跳变情况；根据检查结果判断仿真失败原因。本发明将整条时序路径上的每个节点实际信号与期望信号相比较，同时将每个元件不在当前路径上的管脚偏置值列出来，快速方便的找到仿真失败的原因并进行定位。

公开(公告)号：CN109684745B

公开(公告)日：2020-04-07

申请号：CN201811608210.3

申请日：2018-12-27

申请人： 北京华大九天软件有限公司

发明人： 周汉斌 ,  朱自然 ,  陈建利 ,  陈彬 ,  董森华

IPC分类号： G06F30/392 ,  G06F111/04

摘要： 一种基于最小宽度约束的6T&6TPPNN单元布局方法，其包括以下步骤：考虑Vdd/Vss轨道对齐约束的单元对齐；基于最小宽度约束的单元聚类；6TPPNN单元转化；基于片段效应的单元移动；二次规划问题模型及基于模迭代法求解，本发明的方法，在不增加任何芯片设计面积的前提下，可在减少所有最小宽度约束的基础上引起的线长增长，同时降低了片段效应达，提高了电路性能。

公开(公告)号：CN109684745A

公开(公告)日：2019-04-26

申请号：CN201811608210.3

申请日：2018-12-27

申请人： 北京华大九天软件有限公司

发明人： 周汉斌 ,  朱自然 ,  陈建利 ,  陈彬 ,  董森华

IPC分类号： G06F17/50

摘要： 一种基于最小宽度约束的6T&6TPPNN单元布局方法，其包括以下步骤：考虑Vdd/Vss轨道对齐约束的单元对齐；基于最小宽度约束的单元聚类；6TPPNN单元转化；基于片段效应的单元移动；二次规划问题模型及基于模迭代法求解，本发明的方法，在不增加任何芯片设计面积的前提下，可在减少所有最小宽度约束的基础上引起的线长增长，同时降低了片段效应达，提高了电路性能。