-
公开(公告)号:CN106874105A
公开(公告)日:2017-06-20
申请号:CN201611206672.3
申请日:2016-12-23
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/50
CPC classification number: G06F9/5016
Abstract: 本发明公开了一种基于数据对象感知的内存库划分方法和装置,所述方法包括:根据数据对象的规模标识待分析的数据对象;根据获取的子数据流,从待分析的数据对象中标识被并行访问的数据对象,并结合性能监视单元PMU分析被并行访问的数据对象的访存冲突开销,确定冲突源,并量化冲突源对性能的负面影响;根据伪缺页异常的分析,获取在多个时间片段内密集访问主存的数据对象组合,通过操作系统调整已经标识出的被并行访问的数据对象在主存中的分布。本发明利用缺页异常在真实机器上评估应用在各执行阶段的访存行为并指导内存分配,能够准确地获取访存踪迹,可以获得更高的真实性和精确性。
-
公开(公告)号:CN102662891B
公开(公告)日:2014-11-26
申请号:CN201210078365.7
申请日:2012-03-22
Applicant: 北京北大众志微系统科技有限责任公司
Abstract: 本发明涉及一种基于亲和性感知的DMA缓冲区管理方法和装置,包括1)标识缓冲区的亲和性;2)对于输入过程,分配亲和性较低的缓冲区;由于缓冲区中大部分的数据位于Cache之外,避免部分软件一致性维护操作,其中包括物理地址计算和一致性维护指令的开销;3)对于输出过程,分配亲和性较高的缓冲区。由于缓冲区中大部分的数据在Cache中,当把I/O数据从用户态缓冲区拷贝到内核态缓冲区时,将数据直接写入Cache,避免Cache替换将原本属于应用的数据写回主存引入的开销,同时使得应用重用度高的数据尽量驻留在Cache中,减少Cache的污染问题。
-
-
公开(公告)号:CN102662891A
公开(公告)日:2012-09-12
申请号:CN201210078365.7
申请日:2012-03-22
Applicant: 北京北大众志微系统科技有限责任公司
Abstract: 本发明涉及一种基于亲和性感知的DMA缓冲区管理方法和装置,包括1)标识缓冲区的亲和性;2)对于输入过程,分配亲和性较低的缓冲区;由于缓冲区中大部分的数据位于Cache之外,避免部分软件一致性维护操作,其中包括物理地址计算和一致性维护指令的开销。3)对于输出过程,分配亲和性较高的缓冲区。由于缓冲区中大部分的数据在Cache中,当把I/O数据从用户态缓冲区拷贝到内核态缓冲区时,将数据直接写入Cache,避免Cache替换将原本属于应用的数据写回主存引入的开销,同时使得应用重用度高的数据尽量驻留在Cache中,减少Cache的污染问题。
-
公开(公告)号:CN101882091A
公开(公告)日:2010-11-10
申请号:CN201010205801.3
申请日:2010-06-22
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/46
Abstract: 本发明提供了一种线程局部存储实现方法和装置。涉及计算机领域;解决了TLS实现过程中系统内在访问压力大和工作效率低的问题。该方法包括:从处理器的通用寄存器中,选择至少一个通用寄存器作为TLS寄存器;通过专用操作命令管理所述TLS寄存器。本发明提供的技术方案,适用于多线程执行环境。
-
公开(公告)号:CN106844232A
公开(公告)日:2017-06-13
申请号:CN201611208885.X
申请日:2016-12-23
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F12/084 , G06F12/0871 , G06F12/0888
CPC classification number: G06F12/084 , G06F12/0871 , G06F12/0888
Abstract: 一种面向多核处理器的共享末级高速缓存访存方法和装置,包括:步骤A、在多核处理器多进程并发执行环境中,统计每个进程中每个数据区域的末级高速缓存访问信息的数量;步骤B、根据所述访问信息的数量,判断每个进程中每个数据区域的末级高速缓存的访存模式;步骤C、根据所述访存模式,决定并发执行的每个进程中每个数据区域的数据是否访问共享末级高速缓存。本发明采用旁路技术并调整数据进入末级高速缓存的插入位置可以限制局部性差数据区域的末级高速缓存访问空间,可以减少对其他数据高速缓存空间的抢占,进而在高速缓存中保护局部性良好的数据,提高末级高速缓存的利用率。
-
公开(公告)号:CN102662853A
公开(公告)日:2012-09-12
申请号:CN201210078070.X
申请日:2012-03-22
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F12/06
Abstract: 本发明涉及一种实现使用存储级并行的内存管理方法及装置,将bank的概念引入内存分配器,通过bank分组建立地址与bank间的关联,使分配器能根据地址范围标识不同的bank。数据划分为多个大小不一的数据单元,并将数据散布到主存的所有bank组中,以提高访存的并行度和减少行缓存冲突。同时,本发明完全工作在操作系统层,利用编译器和操作系统提供的信息来分析数据单元间的冲突开销,并根据主存的实际配置扩展内存分配器,既不用修改应用程序,也不依赖特殊的底层硬件。
-
-
-
-
-
-