-
公开(公告)号：CN108632170A
公开(公告)日：2018-10-09
申请号：CN201710152461.4
申请日：2017-03-15
Applicant: 北京北大众志微系统科技有限责任公司
IPC: H04L12/873 , H04L12/877 , H04L12/911
Abstract: 一种实现带宽分配方法及装置，包括：对各应用进行带宽分配；根据应用的访存密度集信息对完成带宽分配的应用进行带宽限流处理。本发明实施例通过带宽限流处理实现了带宽调整，提升了系统的性能。
-
公开(公告)号：CN102364431B
公开(公告)日：2014-09-10
申请号：CN201110321857.X
申请日：2011-10-20
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/30
Abstract: 本发明披露了实现读指令执行的方法及装置，其中方法包括：在写指令的执行阶段，采用多路组相联的活跃写指令窗口的组内相应的路记录写指令的信息，并将该组的所有路中最旧的写指令记录替换出。在写指令进入过滤流水级时，采用多路组相联的写指令序列Bloom过滤器中相应的组内相应的路记录写指令的信息，并将该组的所有路中最旧的写指令记录替换出。本发明可实现大范围的推测式访存数据前递来减少读指令的执行延迟，从而可有效地提高处理器读指令执行的性能。
-
公开(公告)号：CN102508808B
公开(公告)日：2014-07-16
申请号：CN201110360154.8
申请日：2011-11-14
Applicant: 北京北大众志微系统科技有限责任公司
CPC classification number: Y02D10/14 , Y02D10/151
Abstract: 本发明披露了一种实现主芯片与扩展芯片通信的系统及方法，其中系统包括通过数据通路连接的：主芯片装置和扩展芯片装置通过协议桥模块1将主芯片总线传输的数据转换成数据通路协议的包由数据通路输出，和/或将由数据通路传输的外部的包解析成主芯片总线格式的数据传输给处于第一纳米工艺的主芯片；扩展芯片装置通过协议桥模块2将扩展芯片总线传输的数据转换成数据通路协议的包由数据通路输出，和/或将由数据通路传输的外部的包解析成扩展芯片总线格式的数据传输给处于第二纳米工艺的扩展芯片。本发明实现了主、扩展芯片的灵活配置，从而降低芯片的生产成本及功耗。
-
公开(公告)号：CN102306094B
公开(公告)日：2014-03-26
申请号：CN201110235512.2
申请日：2011-08-16
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
Abstract: 本发明披露了实现现代处理器间接转移预测的装置及方法，其中装置包括：分支方向预测器根据定义的多个子预测器预测的间接转移方向生成目标指针；目标地址映射装置将分支方向预测器生成的目标指针映射为索引分支目标缓冲器的虚拟地址；以及分支目标缓冲器为间接转移指令分配目标地址项和分配项，其中，目标地址项通过虚拟地址索引；分配项记录每一间接转移指令目标地址项的使用情况，通过程序计数器的值索引。本发明在不需要大容量存储结构支持的基础上，能够以与已有的间接转移预测技术类似的时间代价，换取同时提高预测准确率和处理器能效的效果。
-
公开(公告)号：CN102306093B
公开(公告)日：2014-03-05
申请号：CN201110221833.7
申请日：2011-08-04
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
Abstract: 本发明披露了实现现代处理器间接转移预测的装置及方法，其中装置包括：方向预测器在预测间接转移指令方向的同时选择模式历史记录的第一次访问索引和第二次访问索引，并通过该模式历史记录生成及输出相应的组-路指针；组-路指针寄存器保存模式历史记录输出的组-路指针；以及分支目标缓冲器建立子块和分配项，其中，子块为每一间接转移指令分配通过组-路指针索引的目标地址项；分配项用于记录每一间接转移指令目标地址项的使用情况。本发明在不需要大容量存储结构支持的基础上，可取得与直接地址预测相类似的预测效果，由此可提高处理器的能效性。
-
Patent Agency Ranking
公开(公告)号：CN102169446B
公开(公告)日：2014-01-15
申请号：CN201110126311.9
申请日：2011-05-16
Applicant: 北京北大众志微系统科技有限责任公司 , 济南众志信息技术有限公司 , 北京大学
IPC: G06F9/445
CPC classification number: G06F9/4401
Abstract: 本发明提供一种基于开源BIOS的BIOS启动方法和装置，涉及计算机应用领域。包括：BIOS的操作系统接口模块的中断服务例程采用Option ROM模组方式实现；该BIOS在计算机操作系统加电时，板级核心模块初始化板级设备并输出系统信息，MAPPER模块将该系统信息转换为可由该操作系统接口模块识别的系统信息表格，该板级核心模块对中断服务例程根据该系统信息表格中的信息依次进行初始化。本发明提供的技术方案可应用于具有基于开源BIOS的BIOS系统的计算机系统启动开源和大型商业非开源操作系统。
-
公开(公告)号：CN102156635B
公开(公告)日：2014-01-15
申请号：CN201110100718.4
申请日：2011-04-21
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
Abstract: 本发明披露了实现值关联间接跳转预测的装置，其中处理器预测间接跳转指令的装置包括：指令取指模块将在取指时刻接收的引导指令输出给引导指令发射模块；引导指令发射模块在引导指令的发射阶段根据该引导指令从寄存器堆读取收集间接跳转指令的关联数据值，并存放在关联数据值缓冲区；关联数据值缓冲区通过关联值域存放引导指令发射模块收集的关联数据值；寄存器堆通过多个寄存器存放接跳转指令对应的关联数据值；目标地址缓冲区据间接跳转指令的PC值和关联数据值存放间接跳转指令的目标地址。本发明提高了间接跳转指令的预测准确率及处理器应用整体的系统性能。
-
公开(公告)号：CN102156636B
公开(公告)日：2013-05-01
申请号：CN201110108302.7
申请日：2011-04-28
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
CPC classification number: G06F9/3844
Abstract: 本发明披露了一种实现值关联间接跳转预测的装置，可有效地提高预测准确率，包括：指令取指模块将取指到的引导指令输出给引导指令发射模块；引导指令发射模块在引导指令的发射阶段从寄存器堆读取间接跳转指令所对应的关联数据值，并向分类移位器输出携带该关联数据值的分类移位命令；分类移位器将据分类移位命令对关联数据值移位的关联信息输出给值历史模式寄存器；值历史模式寄存器将前一值历史模式移位，将移位的值历史模式与关联信息组合形成更新的值历史模式；目标地址缓冲区根据间接跳转指令的PC值和关联数据值作为索引，保存间接跳转指令所对应的目标地址。
-
公开(公告)号：CN101894063B
公开(公告)日：2012-09-26
申请号：CN201010201216.6
申请日：2010-06-13
Applicant: 北京北大众志微系统科技有限责任公司 , 济南众志信息技术有限公司 , 北京大学
Abstract: 一种用于微处理器功能验证的测试程序生成方法及装置；方法包括：A、随机生成μ+λ个个体并保存成原始生成种群；将所述原始生成种群作为当前种群；B、结合指令库，将当前种群中的个体转化为测试程序；C、仿真执行当前种群中的各个体转化得到的测试程序，生成功能覆盖报告；D、如果当前种群是原始生成种群，则直接进行步骤E；否则选择当前种群中的个体进行λ次交叉、变异操作，产生的新个体也保存进当前种群，然后进行步骤E；E、根据功能覆盖报告，从当前种群中选出至少μ个个体作为新一代种群；F、如果满足停止条件，则输出该新一代种群中个体对应的测试程序集；否则将该新一代种群作为当前种群，返回步骤B。
-
公开(公告)号：CN102306093A
公开(公告)日：2012-01-04
申请号：CN201110221833.7
申请日：2011-08-04
Applicant: 北京北大众志微系统科技有限责任公司
IPC: G06F9/38
Abstract: 本发明披露了实现现代处理器间接转移预测的装置及方法，其中装置包括：方向预测器在预测间接转移指令方向的同时选择模式历史记录的第一次访问索引和第二次访问索引，并通过该模式历史记录生成及输出相应的组-路指针；组-路指针寄存器保存模式历史记录输出的组-路指针；以及分支目标缓冲器建立子块和分配项，其中，子块为每一间接转移指令分配通过组-路指针索引的目标地址项；分配项用于记录每一间接转移指令目标地址项的使用情况。本发明在不需要大容量存储结构支持的基础上，可取得与直接地址预测相类似的预测效果，由此可提高处理器的能效性。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.037 seconds)
