公开(公告)号：CN106656702A

公开(公告)日：2017-05-10

申请号：CN201610927551.1

申请日：2016-10-31

Applicant: 北京信息科技大学

Inventor： 高可 ,  苏中 ,  李擎 ,  范军芳 ,  莫波 ,  梅洪 ,  袁心成

IPC: H04L12/40 ,  H04L12/403 ,  H04J3/06 ,  G06F13/42

Abstract: 一种应用于智能冗余总线的时序控制方法，其中，主站通过同步帧的第0～3字节向所有从站发送同步序列，所有从站通过该序列确定当前的起始位置、帧号并调整内部时钟，保持与主站时钟一致；第一从站，通过同步帧的第4、5字节，向主站发送心跳数据，主站通过检测该数据序列以及误包率，确认从站的线路传输状态以及传输路径时延，并据此设定两者间交互的方法；主站，通过同步帧第18字节，设定第一从站的传输协议方式；主站，通过同步帧第19字节，再次传输一个字节的同步码序列给第一从站，从而让第一从站准确定时，并确定数据接收起始时刻；主站和第一从站之间根据上述的设定，通过普通数据帧，传输数据。

公开(公告)号：CN106656702B

公开(公告)日：2019-11-22

申请号：CN201610927551.1

申请日：2016-10-31

Applicant: 北京信息科技大学

Inventor： 高可 ,  苏中 ,  李擎 ,  范军芳 ,  莫波 ,  梅洪 ,  袁心成

IPC: H04L12/40 ,  H04L12/403 ,  H04J3/06 ,  G06F13/42

Abstract: 一种应用于智能冗余总线的时序控制方法，其中，主站通过同步帧的第0～3字节向所有从站发送同步序列，所有从站通过该序列确定当前的起始位置、帧号并调整内部时钟，保持与主站时钟一致；第一从站，通过同步帧的第4、5字节，向主站发送心跳数据，主站通过检测该数据序列以及误包率，确认从站的线路传输状态以及传输路径时延，并据此设定两者间交互的方法；主站，通过同步帧第18字节，设定第一从站的传输协议方式；主站，通过同步帧第19字节，再次传输一个字节的同步码序列给第一从站，从而让第一从站准确定时，并确定数据接收起始时刻；主站和第一从站之间根据上述的设定，通过普通数据帧，传输数据。

公开(公告)号：CN117435541A

公开(公告)日：2024-01-23

申请号：CN202311472796.6

申请日：2023-11-07

Applicant: 北京信息科技大学

Inventor： 高可 ,  范军芳 ,  马武举 ,  纪毅 ,  赵旭 ,  刘福朝 ,  莫波 ,  刘福祥 ,  张成 ,  陈雯柏 ,  刘琼

IPC: G06F13/42

Abstract: 本发明涉及I2C的多主设备在仲裁机制下分配通信资源的方法，提高总线资源的有效利用、减少竞争冲突和提高通信效率。着重于动态分配时间片给各主机，确保主机在通信任务期间获得适当的时间，避免浪费和竞争冲突。引入了合理的退避和重试策略，以在竞争失败后降低重试等待时间，从而提高竞争成功的概率。旨在实现主机之间的公平竞争，以确保每个主机都有机会获得总线时间，并防止某个主机长期占用总线。允许主机在竞争成功后根据性能表现调整其时间片长度，以提高总线利用效率。

公开(公告)号：CN117494236A

公开(公告)日：2024-02-02

申请号：CN202311475752.9

申请日：2023-11-07

Applicant: 北京信息科技大学 ,  北京京工视科科技有限公司

Inventor： 高可 ,  范军芳 ,  马武举 ,  纪毅 ,  赵旭 ,  刘福朝 ,  莫波 ,  刘福祥 ,  张成 ,  陈雯柏 ,  刘琼

IPC: G06F21/85

Abstract: 本发明涉及SPI总线系统中利用循环移位寄存器提升数据传输安全性的方法和系统，包括如下步骤：步骤1：设定循环移位寄存器的位数为n(例如32位)，预设一个hash()函数，输出的位数为t＝log2(n)；步骤2：当有从设备首次加入SPI总线系统时，从设备的ID为S‑ID，计算h＝hash(S‑ID)，在从设备中保存h；步骤3：在主设备中保存S‑ID与h的对应关系；步骤4：当主设备需要与某个从设备通信时，主设备首先发送循环移位寄存器中的初始值L(在首次使用时可以是出厂时的默认值/在使用过程中则是上次传输时最后遗留的数据)。能够实现SPI总线中密文传输，提升了数据传输的安全性。

公开(公告)号：CN206364821U

公开(公告)日：2017-07-28

申请号：CN201621462787.4

申请日：2016-12-28

Applicant: 北京信息科技大学

Inventor： 高可 ,  范军芳 ,  袁心成 ,  梅洪 ,  吴细宝 ,  许晓飞 ,  陈雯柏 ,  莫波 ,  刘福祥 ,  张成 ,  王令

IPC: H04L12/40

Abstract: 一种1553B总线矩阵拓扑系统，涉及1553B总线矩阵拓扑设计领域，包括：主控电路、N条1553B总线和多个终端通道，每个所述终端通道包括：N个继电器和N个继电器保护电路；每个所述继电器的一端与电压输入端相连，另一端与终端相连，使能端与所述主控电路一个I/O控制端相连，每个所述终端分别连接在所述N条1553B总线的双向传输线路上，所述主控电路通过每个I/O控制端的输出电平控制所述N个继电器的断开或者闭合，所述继电器保护电路连接在所述继电器的两端，用于对所述继电器进行保护，其中，N为大于或者等于1的整数。本实用新型可接受外部远程控制信号，实时控制1553B总线的内部拓扑结构和终端的数量；利用脉冲信号触发，保证了控制的实时性。