具有单总线接口的逻辑芯片验证系统、方法及电子设备

    公开(公告)号:CN118313326A

    公开(公告)日:2024-07-09

    申请号:CN202410518725.3

    申请日:2024-04-28

    Abstract: 本申请提供了一种具有单总线接口的逻辑芯片验证系统、方法及电子设备,该验证系统包括:界面层,用于根据用户确定的验证需求输出验证参数,以及对接收的验证结果进行显示;验证脚本层,用于对界面层传输的验证参数进行解析后输出验证数据,以及对接收的执行结果数据进行判断后生成验证结果并输出至界面层;单总线主机层,用于根据验证脚本层传输的验证数据构建单总线接口时序,并向选定的逻辑芯片发送命令代码和命令数据,并将逻辑芯片返回的执行结果数据传输至验证脚本层。该验证系统采用了分层的结构设计,在能够实现对单总线接口的各种边界时序的通信稳定性和逻辑芯片的所有命令功能的充分全面验证的情况下,数据传输流程清晰,易于维护。

Patent Agency Ranking