公开(公告)号：CN112242390A

公开(公告)日：2021-01-19

申请号：CN201910988867.5

申请日：2019-10-17

申请人： 力智电子股份有限公司

发明人： 林正基 ,  陈志豪

IPC分类号： H01L27/02 ,  H01L29/06

摘要： 本发明提供一种暂态电压抑制元件，其包括具有第一导电型的基底、具有第二导电型的第一井区、第一阳极、第一阴极以及第一触发节点。第一井区位于基底中。第一阳极位于第一井区外的基底中，且包括具有第二导电型的第一掺杂区。第一阴极位于第一井区中且包括：具有第二导电型的第二掺杂区；以及位于第二掺杂区与第一掺杂区之间的具有第一导电型的第三掺杂区。第一触发节点位于第一阳极与第一阴极之间，且包括：位于基底中的具有第一导电型的第四掺杂区；以及至少部分位于第一井区中且位于第四掺杂区与第三掺杂区之间的具有第二导电型的第五掺杂区。本发明提供之暂态电压抑制元件可缩小元件面积、提升静电放电耐受度并降低接面电容。

公开(公告)号：CN110571280A

公开(公告)日：2019-12-13

申请号：CN201810810782.3

申请日：2018-07-23

申请人： 力智电子股份有限公司

发明人： 刘育弦 ,  陈志豪

IPC分类号： H01L29/866 ,  H01L29/06 ,  H01L27/08

摘要： 本发明提供一种瞬态电压抑制元件，包括基底与第一瞬态电压抑制器。基底包括元件区与密封环区。密封环区环绕元件区。第一瞬态电压抑制器位于元件区中。第一瞬态电压抑制器包括具有第一导电型的第一井区、具有第二导电型的第一掺杂区以及具有第二导电型的第二掺杂区。第一井区位于元件区的基底中。第一掺杂区位于第一井区中。第二掺杂区位于第一井区中。具有第二导电型的第三掺杂区位于密封环区的基底中，第三掺杂区与第一掺杂区电性连接。

公开(公告)号：CN111446691A

公开(公告)日：2020-07-24

申请号：CN201910042925.5

申请日：2019-01-17

申请人： 力智电子股份有限公司

发明人： 陈志豪

IPC分类号： H02H3/087

摘要： 本发明提供一种暂态电压抑制元件，包括电源端、接地端、齐纳二极管、二极管串以及隔离元件。齐纳二极管耦接于电源端与接地端之间，且齐纳二极管与电源端之间具有节点。二极管串具有第一端、第二端及输出输入端。第二端耦接接地端。隔离元件耦接于节点与第一端之间。当异常电流流经隔离元件，且单位时间内的异常电流的能量超过隔离元件的预设值时，隔离元件阻断异常电流的通路。

公开(公告)号：CN107968086B

公开(公告)日：2019-10-11

申请号：CN201710043196.6

申请日：2017-01-19

申请人： 力智电子股份有限公司

发明人： 陈志豪

IPC分类号： H01L23/62 ,  H01L23/49

摘要： 本发明涉及一种瞬态电压抑制器装置，包括多个输入输出接脚、多个接地接脚以及基板。基板包括承载部以及多个区隔部。承载部用以承载一芯片，区隔部由承载部延伸而形成，且分别设置于各输入输出接脚及各接地接脚间。芯片分别电性连接输入输出接脚及接地接脚，且区隔部与输入输出接脚及接地接脚电性绝缘。本发明可降低输入输出接脚与接地接脚间的等效电容的电容值。

公开(公告)号：CN111952299A

公开(公告)日：2020-11-17

申请号：CN201910680914.X

申请日：2019-07-26

申请人： 力智电子股份有限公司

发明人： 陈志豪

IPC分类号： H01L27/02

摘要： 本发明提供一种具有二极管及硅控整流器的半导体元件，包括：具有第一导电型的基底、具有第二导电型的阱区、具有第一导电型的第一掺杂区以及具有第二导电型的第二掺杂区。阱区设置于基底中。第一掺杂区设置于基底中。第二掺杂区设置于基底中。阱区与第一掺杂区形成第一PN结，阱区与基底形成第二PN结，基底与第二掺杂区形成第三PN结。第一PN结、第二PN结及第三PN结形成硅控整流器，且第一掺杂区与第三PN结形成二极管。

公开(公告)号：CN107026156B

公开(公告)日：2020-10-13

申请号：CN201610164226.4

申请日：2016-03-22

申请人： 力智电子股份有限公司

发明人： 陈志豪

IPC分类号： H01L27/02 ,  H01L27/06 ,  H01L29/06 ,  H01L21/822

摘要： 本发明公开一种暂态电压抑制器的二极管元件及其制造方法，其中，二极管元件包括基板、第一阱区、第二阱区、第一电极及第二电极。基板具有第一表面。第一阱区形成在基板中且邻近第一表面。第二阱区形成在基板中且邻近第一表面。第一阱区及第二阱区之间具有一间距。第一电极导电性连接第一阱区。第二电极导电性连接第二阱区。电流路径形成在第一电极、第一阱区、基板、第二阱区至第二电极，且电流路径通过多个PN接面，形成多个等效电容串联的一等效电路。

公开(公告)号：CN110571213A

公开(公告)日：2019-12-13

申请号：CN201810995248.4

申请日：2018-08-29

申请人： 力智电子股份有限公司

发明人： 陈许明骏 ,  陈志豪

IPC分类号： H01L27/02

摘要： 本发明提供一种静电放电防护元件，其包括第一工作区与第二工作区。第一工作区用以构成一个面对面连接的二极管串。第一工作区具有多个第一子工作区。各第一子工作区包括位于衬底中的具有第一导电型的第一掺杂区、位于衬底中且环绕第一掺杂区的具有第二导电型的第二掺杂区以及位于第二掺杂区下方的具有第二导电型的第三掺杂区。第二工作区用以构成至少一个二极管。第二工作区具有至少一第二子工作区。第二子工作区包括位于衬底中的具有第二导电型的第四掺杂区，且第四掺杂区与第一掺杂区电性连接。

公开(公告)号：CN107293538B

公开(公告)日：2019-10-25

申请号：CN201610454117.6

申请日：2016-06-21

申请人： 力智电子股份有限公司

发明人： 陈志豪

IPC分类号： H01L27/02

摘要： 本发明提供一种暂态电压抑制集成电路，包括输入输出引脚、接地引脚、基板、第一暂态电压抑制晶粒以及第二暂态电压抑制晶粒。基板提供共同总线。第一暂态电压抑制晶粒配置在基板上，且包括第一输入输出端与第一参考接地端。第二暂态电压抑制晶粒配置在基板上，且包括第二输入输出端与第二参考接地端。第二参考接地端通过共同总线电性连接至第一参考接地端，第一输入输出端连接输入输出引脚，第二输入输出端连接接地引脚。

公开(公告)号：CN109841609A

公开(公告)日：2019-06-04

申请号：CN201810048117.5

申请日：2018-01-18

申请人： 力智电子股份有限公司

发明人： 陈志豪

IPC分类号： H01L27/02

摘要： 一种瞬态电压抑制器，包括基板、第一阱区、第二阱区、第一电极、第二电极、掺杂区及重掺杂区。基板具有表面。第一阱区形成于基板中且邻近表面。第二阱区形成于第一阱区中且邻近表面。第一电极形成于第二阱区中且邻近表面。第二电极形成于第一阱区中且邻近表面。第一阱区及第一电极具有第一电性。第二阱区及第二电极具有第二电性。掺杂区形成于第一电极与第二电极之间且邻近表面。掺杂区分别电性连接第一阱区与第二阱区。重掺杂区形成于掺杂区下方。重掺杂区具有与掺杂区相同的电性且重掺杂区的掺杂浓度高于掺杂区的掺杂浓度。本发明可有效降低瞬态电压抑制器的整体电阻。

公开(公告)号：CN109841608A

公开(公告)日：2019-06-04

申请号：CN201810048116.0

申请日：2018-01-18

申请人： 力智电子股份有限公司

发明人： 陈志豪

IPC分类号： H01L27/02

摘要： 本发明涉及一种瞬态电压抑制器，包括基板、第一阱区、第二阱区、第三阱区、第一电极、第二电极及掺杂区。基板具有表面。第一阱区形成于基板中且邻近表面。第二阱区形成于第一阱区中且邻近表面。第三阱区形成于第一阱区中且邻近表面。第二阱区与第三阱区之间具有间隙。第一电极形成于第二阱区中且邻近表面。第二电极形成于第一阱区中且邻近表面。第一阱区及第一电极具有第一电性。第二阱区、第三阱区及第二电极具有第二电性。掺杂区形成于第一电极与第二电极之间且邻近表面。掺杂区分别电性连接第一阱区与第三阱区。本发明可有效降低瞬态电压抑制器的整体电阻并可调控瞬态电压抑制器的导通电阻。