公开(公告)号：CN119045890A

公开(公告)日：2024-11-29

申请号：CN202411533172.5

申请日：2024-10-30

Applicant: 兰州大学

Inventor： 何安平 ,  陈名书 ,  安洋 ,  马浚

IPC: G06F9/30

Abstract: 本发明公开了一种完备的RISC‑V压缩指令集定制方法，首先，将压缩指令集RV32C中的浮点操作区间去除，同时将RV32C中的5bit寄存器地址缩减到4bit，空闲出来的空间用于扩展功能码区间或者立即数长度，并对移位区间进行区间重排；其次，根据对基准程序集的统计分析，定制CSR类型指令、条件跳转指令、Load指令及Store指令；然后，定制使用频率较低且RV32C中不支持的指令；最后，定制长立即数加载指令。本发明在保留原有压缩扩展中整型指令的基础上，将浮点操作指令移除，并通过寄存器地址缩减、区间重排等技术支持RVE中的所有操作，从而形成一个完备的压缩指令集；能够在深嵌入式领域降低指令存储空间，进一步降低深嵌入式系统的功耗及成本。

公开(公告)号：CN109232521A

公开(公告)日：2019-01-18

申请号：CN201810877447.5

申请日：2018-08-03

Applicant: 兰州大学

Inventor： 张辅民 ,  安洋

IPC: C07D333/22

Abstract: 本发明公开一种合成替来他明的中间体化合物，其具有如下化学结构式： 通过在碱的作用下，二(2-噻吩基)碘盐与2-硝基环己酮反应得到该中间体化合物，以该中间体化合物为底物，经硝基还原，胺乙基化，生成替来他明。与现有替来他明的合成方法相比，本发明路线简单、成本低廉、操作方便。

公开(公告)号：CN109053455A

公开(公告)日：2018-12-21

申请号：CN201810876488.2

申请日：2018-08-03

Applicant: 兰州大学

Inventor： 张辅民 ,  安洋

IPC: C07C201/12 ,  C07C205/45

CPC classification number: C07C201/12 ,  C07C2601/08 ,  C07C2601/14 ,  C07C2601/18 ,  C07C2601/20 ,  C07C205/45

Abstract: 本发明公开一种α‑硝基‑α‑芳基酮类化合物的合成方法，该方法包括在碱的作用下，α‑硝基酮类化合物与二芳基碘鎓盐反应，得到所述的α‑硝基‑α‑芳基酮类化合物；其中，所述α‑硝基酮类化合物的结构式如下：或所述二芳基碘鎓盐的结构式如下：或所述α‑硝基‑α‑芳基酮类化合物的结构式如下：或A为5～12元环，R为烷基或芳基，R1为烷基或芳基，Ar为芳基，X‑为阴离子。本发明在无过渡金属催化条件下，可经济、高效地实现α‑硝基‑α‑芳基环酮类化合物的合成，反应操作简单、安全。

公开(公告)号：CN119045890B

公开(公告)日：2025-01-21

申请号：CN202411533172.5

申请日：2024-10-30

Applicant: 兰州大学

Inventor： 何安平 ,  陈名书 ,  安洋 ,  马浚

IPC: G06F9/30

Abstract: 本发明公开了一种完备的RISC‑V压缩指令集定制方法，首先，将压缩指令集RV32C中的浮点操作区间去除，同时将RV32C中的5bit寄存器地址缩减到4bit，空闲出来的空间用于扩展功能码区间或者立即数长度，并对移位区间进行区间重排；其次，根据对基准程序集的统计分析，定制CSR类型指令、条件跳转指令、Load指令及Store指令；然后，定制使用频率较低且RV32C中不支持的指令；最后，定制长立即数加载指令。本发明在保留原有压缩扩展中整型指令的基础上，将浮点操作指令移除，并通过寄存器地址缩减、区间重排等技术支持RVE中的所有操作，从而形成一个完备的压缩指令集；能够在深嵌入式领域降低指令存储空间，进一步降低深嵌入式系统的功耗及成本。

公开(公告)号：CN120068742A

公开(公告)日：2025-05-30

申请号：CN202510549341.2

申请日：2025-04-29

Applicant: 兰州大学

Inventor： 何安平 ,  安洋 ,  陈名书 ,  马浚

IPC: G06F30/32

Abstract: 本发明公开了一种面积优化的DI电路异步串行寄存器组、芯片及电子设备，串行寄存器组包括多个DI‑latch、一个Mux组件、两个Demux组件和一个Fork组件；每个存储Data的DI‑latch前方连接一个存储Null的DI‑latch，分别存储Data和Null的两个DI‑latch作为一个寄存器单元，所有寄存器单元串联组成寄存器单元串；寄存器单元串的前端连接一个与寄存器宽度相同的Mux组件，寄存器单元串的后端设有与寄存器宽度相同的两个Demux组件和一个Fork组件；寄存器单元串通过轮转通路形成一个寄存器单元环路。本发明的面积优化的DI电路异步串行寄存器组，在寄存器单元上仅需两个DI‑latch即可，并且寄存器单元外围无需大规模的Demux组件和Mux组件也可实现选择性访问，有效减少了寄存器组设计的面积。